| 1 |
1
소정의 쓰기클럭(S1)과 쓰기인에이블신호(S2)를 입력받아, 풀이 아닐때 쓰기제어신호(S5)를 발생시키는 쓰기제어수단(A); 상기 쓰기제어신호(S5)에 따라 입력데이타를 타이밍상에 정렬시켜 일시저장하는 입력레지스터(B); 상기 쓰기제어신호(S5)에 따라 쓰기주소(S6)를 출력하는 쓰기포인터(D); 소정의 읽기클럭(S16)과 읽기인에이블신호(S17)에 따라 엠티가 아닐때 읽기제어신호(S13)를 발생시키는 읽기제어수단(G); 상기 쓰기제어신호(S5)와 읽기제어신호(S13)에 따라 엠티(S12), 풀(S8), 올모스트 엠티(S9), 올모스트 풀(S11)을 포함하는 다수의 플래그를 발생시키는 플래그 발생수단(C); 상기 읽기제어신호(S13)에 따라 읽기포인터를 하나 증가시켜 읽기주소(S14)를 출력하는 읽기포인터(E); 상기 쓰기주송에 따라 상기 입력레지스터(B)에 저장된 데이타를 저장하고, 상기 읽기주소에 따라 소정 데이타를 출력하는 메모리수단(F); 및 상기 메모리수단(F)에서 출력되는 데이타(S15)를 상기 읽기제어신호(S13)에 따라 정렬시키는 출력레지스터(H)를 구비하는 것을 특징으로 하는 선입선출장치
|
| 2 |
2
제1항에 있어서, 상기 입력레지스터(B)는, 상기 쓰기제어신호(S5)에 따라 상기 쓰기클럭에 동기된 입력데이타(S3)를 입력받아 타이밍상에 정렬시켜 일시저장하도록 구성되는 것을 특징으로 하는 선입선출장치
|
| 3 |
3
제1항에 있어서, 상기 플래그 발생수단(C)은, 상기 쓰기제어신호(S5)와 읽기제어신호(S13)를 입력받아 시스템 클럭(S7)에 동기화 시키도록 구성되는 것을 특징으로 하는 선입선출장치
|
| 4 |
4
제3항에 있어서, 상기 플래그 발생수단(C)은, 소정의 패킷길이 선택신호(S21,S22)를 입력받아 표시하고자 하는 패킷의 길이에 해당하는 쓰기 데이타 단위의 수와 읽기 데이타 단위 수를 계수하고, 메모리수단 내 저장된 패킷의 수(S10)를 표시하는 기능을 갖도록 구성되는 것을 특징으로 하는 선입선출장치
|
| 5 |
5
제4항에 있어서, 상기 플래그 발생수단(C)은, 상기 패킷길이 선택신호(S21,S22)를 디코딩하여 초기 로딩신호(SC9)를 발생시키는 패킷 길이선택기(C14); 상기 쓰기제어신호(S5) 및 초기 로딩신호(SC9)에 따라 초기 값부터 쓰기 데이타를 하나씩 증가 시켜, 예정된 패킷길이의 갯수가 되면 소정 펄스(SC7)를 발생시키는 쓰기 데이타 계수기(C12); 상기 쓰기 데이타 계수기에서 발생된 펄스를 시스템 클럭(S7)에 동기시키는 제1동기수단(C1,C2); 상기 읽기제어신호(S13) 및 초기 로딩신호(SC9)에 따라 초기 값부터 읽기 데이타를 하나씩 증가시켜, 예정된 패킷길이의 갯수가 되면 소정 펄스(SC8)를 발생시키는 읽기 데이타 계수기(C13); 상기 읽기 데이타 계수기에서 발생된 펄스를 시스템 클럭(S7)에 동기시키는 제2동기수단(C3,C4); 및 상기 제1 및 제2동기수단의 출력에 따라 업·다운 카운트하는 저장 패킷수 계수기(C11)를 구비하는 것을 특징으로 하는 선입선출장치
|
| 6 |
6
제5항에 있어서, 상기 제1 및 제2동기수단이 동시에 출력신호(SC3,SC4)를 발생시키면 상기 저장 패킷수 계수기(C11)를 디스에이블시키는 디스에이블수단(C5 내지 C10)을 더 구비하는 것을 특징으로 하는 선입선출장치
|
| 7 |
7
제6항에 있어서, 상기 디스에이블수단은, 상기 제1 및 제2동기수단의 출력신호(SC3,SC4)를 입력받는 XOR 게이트(C7), 상기 제1 및 제2동기수단의 출력신호(SC3,SC4)를 소정 시간 지연시켜 각각 일입력단으로 입력받고, 타입력단으로 상기 XOR 게이트(C7)의 출력을 각각 입력받아 한 쌍의 AND 게이트(C8,C9); 및 상기 AND 게이트(C8,C9) 각각의 출력을 셋 및 리셋 신호로 입력받는 SR플립플롭(C10)을 구비하는 것을 특징으로 하는 선입선출장치
|
| 8 |
8
제5항에 있어서, 상기 쓰기 데이타 계수기(C12)는, 패킷의 길이에 따라 53옥텟이 하나의 고정길이 패킷이면 53진 카운트를 구성하기 위한 초기값을 로딩하며, 56옥텟이 하나의 패킷이면 56진 카운트를 구성위한 초기값을 로딩하도록 구성되는 것을 특징으로 하는 선입선출장치
|
| 9 |
9
제1항에 있어서, 상기 메모리수단은, 동시에 입출력이 가능하도록 구성되는 것을 특징으로 하는 선입선출장치
|
| 10 |
10
제1항에 있어서, 상기 출력레지스터(H)는, 상기 메모리수단(F)에서 출력되는 데이타(S15)를 상기 읽기제어신호(S13)에 동기를 맞추어 정렬시키도록 구성되는 것을 특징으로 하는 선입선출장치
|
