| 2 |
2
제1항에 있어서, 상기 고속/저속 변환수단(A1)은 각각 4개씩의 쉬프트 레지스터회로(B1,B4,B7,B10)와 래치회로(B2,B5,B8,B11)와 ECL TTL 변환회로(B3,B6,B9,B12)로 구성되어 155
|
| 3 |
3
제1항에 있어서, 상기 프레임 패턴 검출수단(A2)은 2개의 래치용 레지스터(C1,C2)와 16개의 비교기(C31 내지 C38, C41 내지 C48)와 D플립플롭(U11 내지 U16, U21 내지 U25,…,U81 내지 U85)과 OR 게이트(OR11,OR12,OR21,OR22,…,OR81,OR82)와 NOR 게이트 (NOR11,NOR12,NOR21,NOR22,…,NOR81,NOR82)와 3-상태버퍼(BUF1 내지 BUF8)와 8개의 래치 및 버퍼 래치스터(C51 내지 C58)로 구성되어 상기 고속/저속 변환수단(A1)으로부터 출력된 15비트의 병렬데이터를 제1래치용 레지스터(C1)에 연결하고 상기 제1래치용 레지스터(C1)의 출력을 제2래치용 레지스터(C2)에 연결하고 상기 래치용 레지스터(C1,C2)는 각각 19
|
| 4 |
4
제1항에 있어서, 상기 알고리즘 처리수단(A3)은 시프트 레지스터(E1)와 카운터(E2)와 상태 플립플롭(SF)과 3개의 OR 게이트(OR1,OR2,OR3)와 NAND 게이트(NAND) 및 3-상태 버퍼(BUF)로 구성되어 상기 프레임 패턴 검출수단(A2)의 인프레임 데이터를 OR 게이트(OR1)에 연결하고 상기 프레임 패턴 검출수단(A2)의 아웃프레임 데이터를 OR 게이트(OR2)에 연결하고 상태 플립플롭(SF)의 출력(Q) 및 OR 게이트(OR1)의 출력을 3-상태 버퍼(BUF)에 연결하고 상기 3-상태 버퍼(BUF)의 출력 및 카운터(E2)의 출력(TC)을 시프트 레지스터(E1)에 연결하고 상기 시프트 레지스터(E1)의 출력을 OR 게이트(OR3)에 연결하고 상기 OR 게이트(OR3)의 출력을 상태플립플롭(SF)의 리셋트 단자(R)에 연결하고, 상기 OR 게이트(OR2)의 출력 및 상태플립플롭(SF)의 출력(
5
제1항에 있어서, 상기 출력선택수단(A4)은 3개의 D플립플롭(U6,U7,U8)으로 구성되어 상기 알고리즘 처리수단(A3)으로부터의 아웃프레임시 검출신호와 19
|
