| 1 |
1
불순물이 고농도로 도핑된 실리콘 기판의 표면의 소정 부분에 보호막을 형성하고 상기 보호막을 식각 마스크로 사용하여 상기 실리콘 기판의 노출된 부분을 건식 식각하여 팁을 형성하는 공정과, 상기 팁이 형성된 실리콘 기판과 보호막의 상부에 CVD 방법으로 두꺼운 제1게이트 절연막을 형성하고, 이 제1게이트 절연막의 상부에 상기 팁과 대응하는 부분이 매우 얇고 나머지 부분은 두꺼운 희생막을 형성하는 공정과, 상기 희생막과 제1게이트 절연막을 상기 팁의 상부가 노출되게 에치백하여 제거함과 동시에 상기 팁의 상부에 형성된 보호막을 제거하는 공정과, 상기 제1게이트 절연막과 팁의 상부에 제2게이트 절연막을 형성하고 상기 팁의 모서리가 뾰족해지도록 팁의 표면을 열산화시켜 산화막을 형성하는 공정과, 상기 제2게이트 절연막의 상부에 게이트전극을 형성하는 공정과, 상기 팁의 상부에 형성된 제2게이트 절연막 및 게이트전극을 리프트-오프함과 동시에 상기 게이트전극이 오버 행되도록 제1 및 제2게이트절연막을 상기 게이트전극의 하부에서 측방향으로 식각하고 상기 팁 표면에 노출된 부분에 형성된 산화막을 제거하여 상기 팁의 상부를 노출시키는 공정을 구비하는 전계방출소자의 제조방법
|
| 2 |
2
제1항에 있어서, 상기 실리콘 기판이 N형인 전계 방출소자의 제조방법
|
| 3 |
3
제1항에 있어서, 상기 보호막을 열산화막으로 형성하는 전계 방출소자의 제조방법
|
| 4 |
4
제1항에 있어서, 상기 보호막을 산화막과 질화막으로 형성하는 전계 방출소자의 제조방법
|
| 5 |
5
제3항 또는 제4항에 있어서, 상기 보호막을 100nm∼500nm의 두께로 형성하는 전계 방출 소자의 제조방법
|
| 6 |
6
제1항에 있어서, 상기 팁을 SF6 가스를 사용하여 상기 실리콘 기판(21)을 등방성 식각하는 1단계 식각과 SF6 가스와 02가스를 혼합하여 상기 등방성 식각된 부분을 비등방성 식각하여 형성하는 전계 방출소자의 제조방법
|
| 7 |
7
제6항에 있어서, 상기 팁을 4000Å∼15000Å 높이를 갖도록 형성하는 전계 방출소자의 제조방법
|
| 8 |
8
제1항에 있어서, 상기 제1게이트 절연막을 실리콘 산화막(SiO2) 또는 TEOS(Tetraethylortho Silicate)를 기상화학증착(CVD) 방법으로 형성하는 전계 방출소자의 제조방법
|
| 9 |
9
제8항에 있어서, 상기 제1게이트 절연막을 3000Å∼13000Å 두께로 형성하는 전계 방출소자의 제조방법
|
| 10 |
10
제1항에 있어서, 상기 평탄화막을 포토레지스트 또는 SOG(Spin-On-Glass)로 형성하는 전계 방출소자의 제조방법
|
| 11 |
11
제1항에 있어서, 상기 제2게이트 절연막을 산화막을 전자 빔 증착 방법으로 증착하여 형성하는 전계 방출소자의 제조방법
|
| 12 |
12
제12항에 있어서, 상기 제2게이트 절연막을 500Å∼5000Å 두께로 형성하는 전계 방출소자의 제조방법
|
| 13 |
13
제1항에 있어서, 상기 게이트 전극을 W, TiW 또는 Mo의 금속으로 형성하는 전계 방출소자의 제조방법
|
| 14 |
|
