| 1 |
1
입력데이타(ILD)가 입력되면서 워드내의 바이트 위치지정용 어드레스신호(A1)에 의해 상하위 하프워드 데이타〈31‥0〉 또는 상위 하프워드 데이타〈32‥16〉를 선택하는 2입력 멀티플렉서(1)와, 입력데이타(ILD)가 입력되면서 워드내의 바이트위치지정용 어드레스신호(A0), (A1)에 의해 바이트 단위의 데이타값〈31‥0〉, 〈31‥8, 15‥8〉, 〈31‥8, 23‥16〉, 〈31‥8, 31‥24〉을 선택하는 4입력멀티플렉서(2)와, 상기 2입력멀티플렉서(1), 4입력멀티플렉서(2) 및 입력데이타(ILD)가 입력되면서 제어신호(LD-W, LD-HU, LD-HS, LD-BU, LD-BS)에 의해 하프워드, 바이트, 워드 경우에 부호를 선택출력하는 멀티플렉서(3)와, 상기 멀티플렉서(3)의 7비트 데이타〈7〉, 15비트데이타〈15〉, 그라운드, 상위 16비트 데이타〈32‥16〉가 입력되면서 제어신호(LD-W, LD-HU, LD-HS, LD-BU, LD-BS)에 의해 상위 16비트 데이타의 제로확장, 부호확장 또는 원래데이타를 선택하는 확장용멀티플렉서(4)와, 상기 멀티플렉서(3)의 7비트 데이타〈7〉 상위 바이트데이타〈15‥8〉 및 그라운드가 입력되면서 상기 제어신호(LD-W, LD-HU, LD-HS, LD-BU, LD-BS)에 의해 상위 바이트의 제로확장, 부호확장 또는 원래 데이타를 선택하는 확장용멀티플렉서(5)들로 구성됨을 특징으로하는 32비트 마이크로 프로세서에서 가변길이의 부호확장회로
|
| 2 |
2
제 1 항에 있어서, 제어신호(LD-W, LD-HU, LD-HS, LD-BU, LD-BS)는 인버터(I) 및 OR게이트(01)~(06)로 이루어진 게이트군에 의해 상기 멀티플렉서(3) 및 확장용멀티플렉서(4), (5)의 선택단자(A), (B)로 00, 10, 01, 11로 입력되도록한 32비트 마이크로 프로세서에서 가변길이의 부호확장회로
|
