실리콘 기판(21)과, 상기 실리콘 기판(21) 위에 형성되고 상기 실리콘 기판(21)의 반전도 특성이 무시될 수 있는 30㎛의 두께를 갖는 산화된 다공성 실리콘층(22)과, 인턱터를 구성하는 금속선(23) 및 상기 인덕터의 금속선(23)을 상호 이어주는 에어브리지(24)를 포함하며, 상기 인덕터를 구성하는 금속선(23)을 산화된 다공성 실리콘층(22)을 가지는 실리콘 기판(21) 위에 증착시킨 다음 플래팅 공정으로 에어 브리지(24)를 형성시켜 인덕터의 금속선(23)을 상호 이어줌으로서 이루어지는 것을 특징으로 하는 평면 인덕터

실리콘 기판(31)과, 상기 실리콘 기판(31) 위에 형성되고 상기 실리콘 기판(31)의 반전도 특성이 무시될 수 있는 두께를 갖는 산화된 다공성 실리콘층(32)과, 상기 산화된 다공성 실리콘층(32) 위에 순차적으로 형성되는 1차 인덕터(34), 절연층(33), 비아 홀(35) 및 상부 2차 인덕터(36)를 포함하며, 금속을 산화된 다공성 실리콘층(32)이 있는 실리콘 기판(31) 위에 올려 하부 1차 인덕터(34)를 만들고 중간층으로 절연층(33)을 두고, 식각에 의한 비아 홀(35)에 연결 부위를 형성한 다음, 그 위에 다시 상부 2차 인덕터(36)를 만들기 위해 금속을 적충하여 이루어짐으로서 10nH 이상의 인덕턴스를 갖는 것을 특징으로 하는 적층 인덕터

실리콘 기판(41)과, 상기 실리콘 기판(41) 위에 형성되고 상기 실리콘 기판(41)의 반전도 특성이 무시될 수 있는 두께를 갖는 산화된 다공성 실리콘층(42)과, 상기 산화된 다공성 실리콘층(42) 위에 순차적으로 형성되는 하부 전극용 금속판(43), 절연층(44) 및 상부 전극용 금속판(45)을 포함하며, 금속을 산화된 다공성 실리콘층(42)을 가지는 실리콘 기판(41) 위에 올려 하부 전극용 금속판(43)을 형성하고, 그 위에 CVD 방법에 의해 만들어진 절연층(44)을 두며, 그 위에 다시 상부 전극용 금속판(45)을 형성하여 이루어짐으로써 수 pF 이상의 커패시턴스를 갖는 것을 특징으로 하는 MIM 커패시터

실리콘 기판(51)과, 상기 실리콘 기판(51) 위에 형성되고 상기 실리콘 기판(51)의 반전도 특성이 무시될 수 있는 두께를 갖는 산화된 다공성 실리콘층(52)과, 상기 산화된 다공성 실리콘층(52) 위에 손가락을 깍지낀(interdigitated) 모양의 금속판(53)을 형성하여 이루어짐으로써 수 pF 이하의 커패시턴스를 갖는 것을 특징으로 하는 커패시터

실리콘 기판(61)의 반전도 특성이 무시될 수 있는 두께를 갖는 산화된 다공성 실리콘층(62)을 가지는 실리콘 기판(61) 위에 금속을 고진공 열증착하여 박막 저항(63)을 만들고 상기 박막 저항(63)의 양끝을 이어주는 금속선(64)을 형성하여 이루어지는 것을 특징으로 하는 저항

실리콘 기판(71)의 반전도 특성이 무시될 수 있는 두께를 갖는 산화된 다공성 실리콘층(72)을 가지는 실리콘 기판(72) 위에 금속 증착 및 패턴닝에 의해 만들어지는 페치 안테나(74)와, 상기 페치 안테나(74)를 둘러싸는 접지면(73)을 형성함으로써 인접선간의 상호 커플링(coupling)을 줄이는 동시에 피드(feed) 라인에 의한 크로스 폴러라이즈드 라디에이션(cross-polarized radiation)을 감소시키는 것을 특징으로 하는 코플레이너 스트립라인 페치 안테나

실리콘 기판(81)의 반전도 특성이 무시도리 수 있는 두께를 갖는 산화된 다공성 실리콘층(82) 위에 형성되는 접지면(83) 또는 신호선(85)을 에어 브리지(84)를 이용하여 상호 연결하는 것을 특징으로 하는 금속 에어 브리지