| 1 |
1
직렬로 연결된 홀수 개의 D 플립-플롭(flip-flop)으로 구성되는 주파수 홀수 분주기에 있어서,
상기 직렬로 연결된 D 플립-플롭 중 홀수 번째의 D 플립-플롭에는 클록 신호로서 비반전 클록 신호(CLK)가 제공되고, 짝수 번째의 D 플립-플롭에는 클록 신호로서 반전 클록 신호(CLK')가 제공되며,
각각의 상기 D 플립-플롭은 입력 신호(D)가 하이(High)일 경우에는 클록 신호의 하강 엣지에서 동작하고, 입력 신호(D)가 로우(Low)일 경우에는 클록 신호의 상승 엣지에서 동작하고,
각각의 상기 D 플립-플롭은,
상기 입력 신호(D)를 게이트 입력으로 하며 제1 노드(N1)와 제2 노드(N2) 사이에 접속된 제1 NMOS 트랜지스터(NM1);
반전 입력 신호(D')를 게이트 입력으로 하며 제3 노드(N3)와 제4 노드(N4) 사이에 접속된 제2 NMOS 트랜지스터(NM2);
상기 반전 입력 신호(D')를 게이트 입력으로 하며 제5 노드(N5)와 상기 제2 노드(N2) 사이에 접속된 제3 NMOS 트랜지스터(NM3);
상기 입력 신호(D)를 게이트 입력으로 하며 제5 노드(N5)와 상기 제4 노드(N4) 사이에 접속된 제4 NMOS 트랜지스터(NM4);
상기 제1 노드(N1)와 동일 전위를 갖는 출력 신호(Q)를 게이트 입력으로 하며 상기 제3 노드(N3)와 상기 제5 노드(N5) 사이에 접속된 제5 NMOS 트랜지스터(NM5); 및
상기 제3 노드(N3)와 동일 전위를 갖는 반전 출력 신호(Q')를 게이트 입력으로 하며 상기 제1 노드(N1)와 상기 제5 노드(N5) 사이에 접속된 제6 NMOS 트랜지스터(NM6)를 포함하는, 주파수 홀수 분주기
|
| 2 |
2
삭제
|
| 3 |
3
제1항에 있어서,
각각의 상기 D 플립-플롭은,
전원 전압단(VDD)과 상기 제1 노드(N1) 사이에 접속된 저항(R1); 및
상기 전원 전압단(VDD)과 상기 제3 노드(N3) 사이에 접속된 저항(R2)을 더 포함하는, 주파수 홀수 분주기
|
| 4 |
4
제1항에 있어서,
각각의 상기 D 플립-플롭은,
상기 클록 신호(CLK)를 게이트 입력으로 하며, 상기 제2 노드(N2)와 전류 소스(CS) 사이에 접속된 제7 NMOS 트랜지스터(NM7); 및
상기 반전 클록 신호(CLK')를 게이트 입력으로 하며, 상기 제4 노드(N4)와 상기 전류 소스(CS) 사이에 접속된 제8 NMOS 트랜지스터(NM8)를 더 포함하는, 주파수 홀수 분주기
|
| 5 |
5
삭제
|
| 6 |
6
동작 시 입력 신호(D)를 그대로 출력 신호(Q)로 전달하는 D 플립-플롭에 있어서,
상기 입력 신호(D)를 게이트 입력으로 하며 제1 노드(N1)와 제2 노드(N2) 사이에 접속된 제1 NMOS 트랜지스터(NM1);
반전 입력 신호(D')를 게이트 입력으로 하며 제3 노드(N3)와 제4 노드(N4) 사이에 접속된 제2 NMOS 트랜지스터(NM2);
상기 반전 입력 신호(D')를 게이트 입력으로 하며 제5 노드(N5)와 상기 제2 노드(N2) 사이에 접속된 제3 NMOS 트랜지스터(NM3);
상기 입력 신호(D)를 게이트 입력으로 하며 상기 제5 노드(N5)와 상기 제4 노드(N4) 사이에 접속된 제4 NMOS 트랜지스터(NM4);
상기 제1 노드(N1)와 동일 전위를 갖는 출력 신호(Q)를 게이트 입력으로 하며 상기 제3 노드(N3)와 상기 제5 노드(N5) 사이에 접속된 제5 NMOS 트랜지스터(NM5); 및
상기 제3 노드(N3)와 동일 전위를 갖는 반전 출력 신호(Q')를 게이트 입력으로 하며 상기 제1 노드(N1)와 상기 제5 노드(N5) 사이에 접속된 제6 NMOS 트랜지스터(NM6)를 포함하는, D 플립-플롭
|
| 7 |
7
제6항에 있어서,
전원 전압단(VDD)과 상기 제1 노드(N1) 사이에 접속된 저항(R1); 및
상기 전원 전압단(VDD)과 상기 제3 노드(N3) 사이에 접속된 저항(R2)을 더 포함하는, D 플립-플롭
|
| 8 |
8
제6항에 있어서,
클록 신호(CLK)를 게이트 입력으로 하며, 상기 제2 노드(N2)와 전류 소스(CS) 사이에 접속된 제7 NMOS 트랜지스터(NM7); 및
반전 클록 신호(CLK')를 게이트 입력으로 하며, 상기 제4 노드(N4)와 상기 전류 소스(CS) 사이에 접속된 제8 NMOS 트랜지스터(NM8)를 더 포함하는, D 플립-플롭
|
