| 1 |
1
자기장 통신 송신기와 자기장 통신 수신기를 포함하는 자기장 통신 시스템에서,상기 자기장 통신 송신기는,데이터 신호를 인코딩하고, 인코드된 신호를 반송파 주파수 정현파 신호와 혼합하여 전송 신호를 발생하고, 상기 전송 신호를 안테나를 이용하여 자기장 통신 채널을 통하여 외부의 자기장 통신 시스템으로 송신하며,상기 자기장 통신 수신기는,상기 자기장 통신 채널을 통하여 상기 외부의 자기장 통신 시스템으로부터 전송된 자기장 신호를 상기 안테나를 이용하여 수신하고, 상기 자기장 신호를 반송파 주파수 정현파 신호와 반송파 주파수 여현파 신호 각각을 이용하여 복조하고, 복조된 신호들 각각에 대해서 서로 다른 위상을 갖는 복수의 보드 레이트(baud rate) 클럭 신호들 각각을 이용하여 디코딩하며,상기 반송파 주파수 정현파 신호 및 상기 반송파 주파수 여현파 신호 각각은 FPGA(Field Programmable Gate Array)의 내부 클럭 신호를 분주하고, 분주된 신호를 변환하여 발생되고,상기 복수의 보드 레이트 클럭 신호들 각각은 상기 FPGA의 상기 내부 클럭 신호를 분주하여 발생되는 자기장 통신 시스템
|
| 2 |
2
제 1항에 있어서,상기 반송파 주파수 정현파 신호의 위상과 상기 반송파 주파수 여현파 신호의 위상의 차이는 90도이고, 상기 복수의 보드 레이트 클럭 신호들 사이의 위상차는 90도인 자기장 통신 시스템
|
| 3 |
3
제 1항에 있어서,상기 자기장 통신 송신기는 상기 전송 신호의 전류를 증폭하여 송신하는 자기장 통신 시스템
|
| 4 |
4
삭제
|
| 5 |
5
데이터 신호를 인코딩하고, 인코드된 신호와 반송파 주파수 클럭 신호를 출력하는 FPGA(Field Programmable Gate Array);상기 인코드된 신호를 레귤레이팅하고, 상기 반송파 주파수 클럭 신호를 반송파 주파수 정현파 신호로 변환하고, 상기 레귤레이트된 인코드된 신호와 상기 반송파 주파수 정현파 신호를 혼합하여 전송 신호를 발생하고, 상기 전송 신호를 출력하는 변조부; 및상기 전송 신호를 증폭하고, 상기 증폭된 전송 신호를 자기장 통신 채널을 통하여 송신하는 송신부를 포함하는 자기장 통신 송신기
|
| 6 |
6
제 5항에 있어서,상기 FPGA는,상기 데이터 신호를 수신하는 데이터 입력 모듈;상기 FPGA의 내부 클럭 신호를 반송파 주파수로 분주하여 상기 반송파 주파수 클럭 신호를 발생하는 반송파 주파수 분주 모듈;상기 FPGA의 상기 내부 클럭 신호를 보드 레이트(baud rate)로 분주하여 보드 레이트 클럭 신호를 발생하는 보드 레이트 분주 모듈; 및상기 데이터 신호와 상기 보드 레이트 클럭 신호를 혼합하여 상기 인코드된 신호를 발생하는 인코딩 모듈을 포함하는 자기장 통신 송신기
|
| 7 |
7
제 5항에 있어서,상기 변조부는,상기 반송파 주파수 클럭 신호를 상기 반송파 주파수 정현파 신호로 변환하는 저역통과필터;상기 인코드된 신호를 레귤레이팅하는 전압 레벨 레귤레이터; 및상기 반송파 주파수 정현파 신호와 상기 레귤레이트된 인코드된 신호를 혼합하여 상기 전송 신호를 발생하는 믹서를 포함하는 자기장 통신 송신기
|
| 8 |
8
제 5항에 있어서,상기 송신부는,상기 전송 신호의 전압을 증폭하는 전압 증폭기;상기 전압 증폭기로부터 출력된 상기 전송 신호의 전류를 증폭하는 전류 증폭기; 및상기 전류 증폭기로부터 출력된 상기 전송 신호를 상기 자기장 통신 채널을 통하여 송신하는 송신 안테나를 포함하는 자기장 통신 송신기
|
| 9 |
9
자기장 통신 채널을 통하여 자기장 통신 송신기로부터 자기장 신호를 수신하고, 상기 자기장 신호의 잡음을 제거하고 증폭된 수신 신호를 출력하는 수신부;제1 반송파 주파수 클럭 신호를 반송파 주파수 정현파 신호로 변환하고, 제2 반송파 주파수 클럭 신호를 반송파 주파수 여현파 신호로 변환하고, 상기 수신 신호와 상기 반송파 주파수 정현파 신호를 혼합하여 제1 복조 신호를 출력하고, 상기 수신 신호와 상기 반송파 주파수 여현파 신호를 혼합하여 제2 복조 신호를 출력하는 복조부; 및상기 제1 반송파 주파수 클럭 신호와 상기 제2 반송파 주파수 클럭 신호를 출력하고, 상기 제1 복조 신호를 다수의 보드 레이트(baud rate) 클럭 신호들 각각과 혼합하여 생성된 신호들 중에서 데이터가 존재하는 신호를 제1 선택 신호로 선택하고, 상기 제2 복조 신호를 상기 다수의 보드 레이트 클럭 신호들 각각과 혼합하여 생성된 신호들 중에서 데이터가 존재하는 신호를 제2 선택 신호로 선택하고, 상기 제1 출력신호와 상기 제2 출력신호 중 프리엠블(preamble) 조건을 만족하는 적어도 하나를 적어도 하나의 데이터 신호로 출력하는 FPGA(Field Programmable Gate Array)를 포함하는 자기장 통신 수신기
|
| 10 |
10
제 9항에 있어서,상기 복조부는,상기 제1 반송파 주파수 클럭 신호를 상기 반송파 주파수 정현파 신호로 변환하고, 상기 제2 반송파 주파수 클럭 신호를 상기 반송파 주파수 여현파 신호로 변환하는 복수의 제1 저역통과필터들;상기 수신 신호를 상기 반송파 주파수 정현파 신호와 혼합하여 제1 베이스밴드 신호를 발생하고, 상기 수신 신호를 상기 반송파 주파수 여현파 신호와 혼합하여 제2 베이스밴드 신호를 발생하는 복수의 믹서들;상기 제1 베이스밴드 신호 및 상기 제2 베이스밴드 신호 각각의 고주파 잡음을 제거하는 복수의 제2 저역통과필터들;각각이 상기 복수의 제2 저역통과필터들 각각으로부터 출력된 상기 제1 베이스밴드 신호 및 상기 제2 베이스밴드 신호를 증폭하는 복수의 제2 증폭기들;상기 복수의 제2 증폭기들 각각으로부터 출력된 상기 제1 베이스밴드 신호와 상기 제2 베이스밴드 신호를 디지털 신호로 변환하여 상기 제1 복조 신호와 상기 제2 복조 신호로 출력하는 복수의 아날로그-디지털 변환기들을 포함하는 자기장 통신 수신기
|
| 11 |
11
제 9항에 있어서,상기 FPGA는,상기 FPGA의 내부 클럭 신호를 반송파 주파수로 분주하여 상기 제1 반송파 주파수 클럭 신호를 발생하는 제1 반송파 주파수 분주 모듈;상기 FPGA의 상기 내부 클럭 신호를 상기 반송파 주파수로 분주하여 상기 제2 반송파 주파수 클럭 신호를 발생하는 제2 반송파 주파수 분주 모듈;상기 FPGA의 상기 내부 클럭 신호를 보드 레이트로 분주하여 제1 보드 레이트 클럭 신호를 발생하는 제1 보드 레이트 분주 모듈;상기 FPGA의 상기 내부 클럭 신호를 상기 보드 레이트로 분주하여 제2 보드 레이트 클럭 신호를 발생하는 제2 보드 레이트 분주 모듈;상기 제1 복조 신호와 상기 제1 보드 레이트 클럭 신호를 혼합하여 제1 출력 신호를 발생하고, 상기 제1 복조 신호와 상기 제2 보드 레이트 클럭 신호를 혼합하여 제2 출력 신호를 발생하는 복수의 제1 출력 모듈들;상기 제2 복조 신호와 상기 제1 보드 레이트 클럭 신호를 혼합하여 제3 출력 신호를 발생하고, 상기 제2 복조 신호와 상기 제2 보드 레이트 클럭 신호를 혼합하여 제4 출력 신호를 발생하는 복수의 제2 출력 모듈들;상기 제1 출력 신호와 상기 제2 출력 신호 중 데이터가 존재하는 신호를 선택하여 출력하는 제1 선택 모듈;상기 제3 출력 신호와 상기 제4 출력 신호 중 데이터가 존재하는 신호를 선택하여 출력하는 제2 선택 모듈; 및상기 제1 선택 모듈로부터 출력된 신호와 상기 제2 선택 모듈로부터 출력된 신호 중 프리엠블 조건을 만족하는 신호를 데이터 신호로 출력하는 디코딩 모듈을 포함하는 자기장 통신 수신기
|
