| 1 |
1
서브마이크론 게이트를 제조하는 방법에 있어서, 반도체 기판 위에 베이스 영역, 에미터 영역 및 에미터 캡 영역이 순차적으로 형성된 HBT(Hetro Bipolar Transistor) 구조 위에 더미 에미터(dummy emitter)를 적층하는 제1공정; 상기 더미 에미터 위에 접촉 정렬기를 이용하여 1 마이크론 정도의 선폭을 포토레지스트를 사용하여 정의하는 제2공정; 정의된 부분의 더미 에미터를 선택적으로 비등방성 식각하여 식각된 바닥면이 포토레지스트에 정의된 선폭(L1) 보다 작은 선폭(L2)이 되도록 만드는 제3공정; 및 그 위에 접촉 금속을 증착하여 게이트를 형성하는 제4공정을 포함하는 것을 특징으로 하는 비등방성 식각을 이용한 서브마이크론 게이트 제조 방법
|
| 2 |
2
제1항에 있어서, 상기 제4공정 후에, 형성된 소자 전면에 접촉 금속을 증착하여 게이트를 자기 정렬하는 제5공정을 포함하는 것을 특징으로 하는 서브마이크론 게이트 제조 방법
|
| 3 |
3
제1항 또는 제2항에 있어서, 상기 제1공정에서 형성되는 더미 에미터 영역의 두께(H1)가 에미터 영역의 두께(H2) 보다 두꺼운 것을 특징으로 하는 비등방성 식각을 이용한 서브마이크론 게이트 제조 방법
|
| 4 |
4
제1항 또는 제2항에 있어서, 상기 제3공정에서 식각된 바닥면 L2의 크기는, 포토레지스트에 정의된 선폭(L1), 더미 에미터 영역의 두께(H1) 및 비등방성 식각에 의한 식각 경사각도(θ)를 조절함으로써 서브마이크론 크기가 되도록 하는 것을 특징으로 하는 비등방성 식각을 이용한 서브마이크론 게이트 제조 방법
|
| 5 |
5
제1항 또는 제2항에 있어서, 상기 제1공정은, InP 기판(11) 위에 InGaAs층(12, 14, 16)과 InP 층(13, 15)을 번갈아 적층하며, 제3 InGaAs층(16)은 베이스 영역, 제2 InP층(15)은 에미터 영역, 제2 InGaAs층(14)은 에미터 캡 영역, 그리고 제1 InP층(13)과 제1 InGaAs층(12)은 더미 에미터 영역을 이루는 것을 특징으로 하는 비등방성 식각을 이용한 서브마이크론 게이트 제조 방법
|
| 6 |
6
제1항 또는 제2항에 있어서, 상기 제4공정은, 상기 제3공정에서 형성된 소자전면에 접촉 금속(51)을 증착한 후, 포토레지스트(21) 위의 접촉 금속(51) 및 포토레지스트(21)를 리프트 오프하고, 더미 에미터 영역을 선택적으로 식각하여 게이트를 형성한 다음, 형성된 게이트를 마스크로 하여 HBT 구조의 에미터 캡 영역과 에미터 영역을 선택적으로 비등방성 식각함으로써 게이트를 형성하는 것을 특징으로 비등방성 식각을 이용한 서브마이크론 게이트 제조 방법
|
| 7 |
7
제6항에 있어서, 상기 HBT 구조의 에미터 캡 영역과 에미터 영역의 선택적 비등방성 식각에 의해 남겨진 에미터 영역의 바닥면 L3의 크기는, 포토레지스트에 정의된 선폭(L1), 에미터 영역의 두께(H2) 및 비등방성 식각에 의한 식각 경사각도(θ)를 조절함으로써 포토레지스트에 정의된 선폭(L1) 보다는 작고 상기 제3공정에서 식각된 바닥면 L2 보다 큰 서브마이크론 크기가 되도록 하는 것을 특징으로 하는 비등방성 식각을 이용한 서브마이크론 게이트 제조 방법
|
