| 1 |
1
전계방출소자의 제조방법에 있어서, 그 표면에 절연막이 형성된 기판상에 전도막을 형성하는 단계와; 전자선 리소그래피 공정을 통해 상기 전도막을 캐소드 전극 형성을 위한 제1전도막 패턴과, 에노드 전극 형성을 위한 제2전도막 패턴 및, 게이트 전극 형성을 위한 제3전도막 패턴으로 형성하는 단계를 포함하는 것을 특징으로 하는 전계방출소자의 제조방법
|
| 2 |
2
제1항에 있어서, 상기 캐소드, 에노드, 게이트 전극의 팁을 미세 간격으로 형성하기 위해 상기 형성된 패턴에 열 산화를 수행하는 단계를 부가적으로 포함하는 것을 특징으로 하는 전계방출소자의 제조방법
|
| 3 |
3
제2항에 있어서, 상기 제1전도막 내지 제3전도막은 실리콘을 포함하는 것을 특징으로 하는 전계방출소자의 제조방법
|
| 4 |
4
제1항에 있어서, 상기 제1전도막 내지 제3전도막은 실리콘과 상기 실리콘 기판상에 증착된 실리사이드를 포함하는 것을 특징으로 하는 전계방출소자의 제조방법
|
| 5 |
5
제4항에 있어서, 상기 전자선 리소그래피 공정을 통해 상기 캐소드, 에노드, 게이트 전극의 팁을 미세 간격으로 형성하는 것을 특징으로 하는 전계방출소자의 제조방법
|
| 6 |
6
제2항 또는 제5항에 있어서, 상기 제1전도막 내지 제3전도막의 패턴 형상은, 상기 캐소드 전극의 제1전도막과 상기 에노드 전극의 제2전도막이 상호 대향되고, 상기 게이트 전극의 제3전도막은 상호 대향되게 한 쌍을 구비하되, 상기 제1전도막과 상기 제2전도막의 접점은 상기 후속 단계를 통해 임의의 수 나노 스케일의 간격이 형성될 수 있도록 미세 구조로 형성하고, 상기 한 쌍의 제3전도막은 가능한 한 상기 제1전도막과 제2전도막의 접점에 가깝도록 형성하는 것을 특징으로 하는 전계방출소자의 제조방법
|
| 7 |
7
제6항에 있어서, 상기 기판상에 형성된 절연막은 제1산화막을 포함한 것을 특징으로 하는 전계방출소자의 제조방법
|
| 8 |
8
제6항에 있어서, 상기 수 나노 간극이 형성된 제1전도막 내지 제3전도막 상에 제1마스크로 PSG(PhosphoSilicate Glass; 51)를 형성하는 단계와; 상기 PSG 표면위에 제2산화막을 증착하고, 제2마스크를 이용하여 접속 구멍을 형성하는 단계 및; 상기 PSG를 제거하고, 고 진공에서 상기 접속 구멍에 산화막을 포함한 절연물질을 방향성으로 형성하여 메우는 단계를 부가적으로 포함하는 것을 특징으로 하는 전계방출소자의 제조방법
|
