맞춤기술찾기

홈으로 가기
맞춤기술찾기
이전대상기술
프린트하기

이전대상기술

승자독점 회로 및 그 구동방법

  • 기술번호 : KST2015125016
  • 담당센터 : 서울서부기술혁신센터
  • 전화번호 : 02-6124-6930
상담신청 PDF 받기
요약, Int. CL, CPC, 출원번호/일자, 출원인, 등록번호/일자, 공개번호/일자, 공고번호/일자, 국제출원번호/일자, 국제공개번호/일자, 우선권정보, 법적상태, 심사진행상태, 심판사항, 구분, 원출원번호/일자, 관련 출원번호, 기술이전 희망, 심사청구여부/일자, 심사청구항수의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 서지정보 표입니다.
요약 본 발명은 승자독점 회로(winner-take-all circuit) 및 그 구동방법에 관한 것이다. 보다 상세하게는 승자독점 회로에서 각 입력 트랜지스터에 오프셋 저장 회로를 구비함으로써, 인가된 입력 전압에 자신의 역치 전압이 더해져서 최종 입력값이 되도록 하여 각 입력 트랜지스터의 역치 전압(threshold) 크기 간의 편차에 의한 오프셋 에러를 제거할 수 있는 승자독점 회로 및 그 구동방법에 관한 것이다. 승자독점 회로, 오프셋 에러, 코너 에러, 역치 전압, 전류 덧셈 회로
Int. CL G01R 19/00 (2006.01) H03F 3/343 (2006.01)
CPC G01R 19/0038(2013.01) G01R 19/0038(2013.01)
출원번호/일자 1020070111372 (2007.11.02)
출원인 연세대학교 산학협력단
등록번호/일자 10-0933279-0000 (2009.12.14)
공개번호/일자 10-2009-0045510 (2009.05.08) 문서열기
공고번호/일자 (20091222) 문서열기
국제출원번호/일자
국제공개번호/일자
우선권정보
법적상태 소멸
심사진행상태 수리
심판사항
구분 신규
원출원번호/일자
관련 출원번호
심사청구여부/일자 Y (2007.11.02)
심사청구항수 9

출원인

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 출원인 표입니다.
번호 이름 국적 주소
1 연세대학교 산학협력단 대한민국 서울특별시 서대문구

발명자

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 발명자 표입니다.
번호 이름 국적 주소
1 김동수 대한민국 서울 서대문구
2 이정환 대한민국 서울 서대문구
3 최근일 대한민국 서울 서대문구
4 한건희 대한민국 서울 서대문구

대리인

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 대리인 표입니다.
번호 이름 국적 주소
1 특허법인우인 대한민국 서울특별시 강남구 역삼로 ***, *층(역삼동, 중평빌딩)

최종권리자

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 최종권리자 표입니다.
번호 이름 국적 주소
1 연세대학교 산학협력단 대한민국 서울특별시 서대문구
번호, 서류명, 접수/발송일자, 처리상태, 접수/발송일자의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 행정처리 표입니다.
번호 서류명 접수/발송일자 처리상태 접수/발송번호
1 [특허출원]특허출원서
[Patent Application] Patent Application		 2007.11.02 수리 (Accepted) 1-1-2007-0788977-85
2 선행기술조사의뢰서
Request for Prior Art Search		 2008.09.08 수리 (Accepted) 9-1-9999-9999999-89
3 선행기술조사보고서
Report of Prior Art Search		 2008.10.10 수리 (Accepted) 9-1-2008-0062171-63
4 의견제출통지서
Notification of reason for refusal		 2009.04.29 발송처리완료 (Completion of Transmission) 9-5-2009-0182016-14
5 [명세서등 보정]보정서
[Amendment to Description, etc.] Amendment		 2009.06.15 보정승인간주 (Regarded as an acceptance of amendment) 1-1-2009-0359497-00
6 [거절이유 등 통지에 따른 의견]의견(답변, 소명)서
[Opinion according to the Notification of Reasons for Refusal] Written Opinion(Written Reply, Written Substantiation)		 2009.06.15 수리 (Accepted) 1-1-2009-0359487-43
7 등록결정서
Decision to grant		 2009.10.14 발송처리완료 (Completion of Transmission) 9-5-2009-0422649-57
8 출원인정보변경(경정)신고서
Notification of change of applicant's information		 2011.12.15 수리 (Accepted) 4-1-2011-5252006-10
9 출원인정보변경(경정)신고서
Notification of change of applicant's information		 2013.04.24 수리 (Accepted) 4-1-2013-5062749-37
10 출원인정보변경(경정)신고서
Notification of change of applicant's information		 2013.06.24 수리 (Accepted) 4-1-2013-5088566-87
11 출원인정보변경(경정)신고서
Notification of change of applicant's information		 2014.09.25 수리 (Accepted) 4-1-2014-5114224-78
번호, 청구항의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 청구항 표입니다.
번호 청구항
1 1
승자독점(winner-take-all) 회로에 있어서, 입력 전압을 인가받는 복수의 입력 트랜지스터; 상기 각 입력 트랜지스터에 전기적으로 연결되며 상기 각 입력 트랜지스터의 역치 전압(threshold voltage)을 저장하였다가 상기 각 입력 트랜지스터의 입력단에 입력 전압이 인가되면 인가된 입력 전압과 상기 저장된 역치 전압이 더해진 전압값을 최종 입력 전압이 되게 하는 것으로서, 상기 각 입력 트랜지스터의 게이트(Gate) 전극에 전기적으로 연결되어 상기 역치 전압을 일시적으로 저장하는 커패시터와, 상기 입력단과 상기 커패시터 사이에 전기적으로 연결되는 제1 스위치와, 상기 커패시터의 일측 단자와 상기 각 입력 트랜지스터의 드레인 단자 사이에 전기적으로 연결되어 온(ON) 상태에서 다이오드 연결이 되도록 하는 제2 스위치, 및 상기 커패시터의 타측 단자와 상기 각 입력 트랜지스터의 소스 단자 사이에 전기적으로 연결되어 온(ON) 상태에서 상기 게이트 단자와 상기 소스 단자가 상기 커패시터의 양단에 연결되도록 하는 제3 스위치를 포함하는 오프셋(offset) 저장 회로; 및 상기 각 입력 트랜지스터 중 가장 큰 승자 입력 전압을 인가받은 승자 트랜지스터에 흐르는 전류값을 복사받아 상기 승자 입력 전압과 동일한 출력 전압을 출력하는 출력 트랜지스터 를 포함하는 것을 특징으로 하는 승자독점 회로
2 2
삭제
3 3
제 1 항에 있어서, 상기 각 입력 트랜지스터는 공통 소스(common-source)로 연결되는 것을 특징으로 하는 승자독점 회로
4 4
제3항에 있어서, 상기 공통 소스에는 상기 각 입력 트랜지스터와 출력 트랜지스터에 동일한 전류가 흐르도록 하는 전류원이 전기적으로 연결되는 것을 특징으로 하는 승자독점 회로
5 5
제4항에 있어서, 상기 전류원은 한 쌍의 트랜지스터를 포함하며, 상기 트랜지스터 사이에는 상기 제2 스위치 및 상기 제3 스위치와 동기되어 작동하는 제4 스위치가 전기적으로 연결되는 것을 특징으로 하는 승자독점 회로
6 6
제1항에 있어서, 상기 각 입력 트랜지스터는 p채널 전계효과 트랜지스터인 것을 특징으로 하는 승자독점 회로
7 7
제1항에 있어서, 상기 각 입력 트랜지스터에는 전류모드 최대값 추출기(current-mode maximum extractor)가 전기적으로 연결되는 것을 특징으로 하는 승자독점 회로
8 8
제7항에 있어서, 상기 전류모드 최대값 추출기를 구성하는 트랜지스터는 p채널 전계효과 트랜지스터인 것을 특징으로 하는 승자독점 회로
9 9
제5항에 따른 승자독점 회로의 구동 방법에 있어서, (a) 상기 제1 스위치를 오프(OFF) 상태로 하여 상기 각 입력 트랜지스터와 입력 전압과의 연결을 해제하는 단계; (b) 상기 제2 스위치를 온(ON) 상태로 하여 상기 각 입력 트랜지스터의 드레인 전극과 게이트 전극을 전기적으로 연결하여 다이오드 연결이 되도록 하는 단계; (c) 상기 제3 스위치를 온(ON) 상태로 하여 상기 게이트 전극과 상기 소스 전극이 상기 커패시터의 양단에 전기적으로 연결되도록 하는 단계; (d) 상기 제4 스위치를 온(ON) 상태로 하여 상기 각 입력 트랜지스터와 출력 트랜지스터에 동일한 크기의 전류가 흐르도록 하는 단계; 및 (e) 상기 제1 스위치를 온(ON) 상태로 하고, 상기 제2 스위치 내지 제4 스위치를 오프(OFF) 상태로 하여 상기 각 입력 트랜지스터에 상기 입력 전압을 인가하는 단계 를 포함하는 것을 특징으로 하는 승자독점 회로의 구동 방법
10 10
제9항에 있어서, 상기 (b) 내지 (d)단계는 동시에 이루어지는 것을 특징으로 하는 승자독점 회로의 구동 방법
지정국 정보가 없습니다
패밀리정보가 없습니다
국가 R&D 정보가 없습니다.