맞춤기술찾기

홈으로 가기
맞춤기술찾기
이전대상기술
프린트하기

이전대상기술

주파수 체배기 및 주파수 체배 방법

  • 기술번호 : KST2015125893
  • 담당센터 : 서울서부기술혁신센터
  • 전화번호 : 02-6124-6930
상담신청 PDF 받기
요약, Int. CL, CPC, 출원번호/일자, 출원인, 등록번호/일자, 공개번호/일자, 공고번호/일자, 국제출원번호/일자, 국제공개번호/일자, 우선권정보, 법적상태, 심사진행상태, 심판사항, 구분, 원출원번호/일자, 관련 출원번호, 기술이전 희망, 심사청구여부/일자, 심사청구항수의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 서지정보 표입니다.
요약 본 발명의 일 실시예에 따른 주파수 체배기는 복수의 지연 셀을 갖는 지연 고정 루프로부터 차동 클럭 신호를 전달받아 체배 클럭 신호 발생을 위한 펄스 신호를 생성하는 펄스 생성기를 포함하며, 상기 펄스 생성기는 상기 차동 클럭 신호를 전달받아 중간 펄스 신호들을 생성하는 중간 펄스 신호 생성단, 그리고 상기 중간 펄스 신호들 간의 중첩(overlap)을 보정하여 보정 펄스 신호를 생성하는 중첩 보정단을 포함한다.
Int. CL H03B 19/10 (2006.01) H03K 5/00 (2006.01) H03L 7/081 (2006.01)
CPC
출원번호/일자 1020110117770 (2011.11.11)
출원인 연세대학교 산학협력단
등록번호/일자 10-1276731-0000 (2013.06.13)
공개번호/일자 10-2013-0052366 (2013.05.22) 문서열기
공고번호/일자 (20130620) 문서열기
국제출원번호/일자
국제공개번호/일자
우선권정보
법적상태 등록
심사진행상태 수리
심판사항
구분 신규
원출원번호/일자
관련 출원번호
심사청구여부/일자 Y (2011.11.11)
심사청구항수 15

출원인

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 출원인 표입니다.
번호 이름 국적 주소
1 연세대학교 산학협력단 대한민국 서울특별시 서대문구

발명자

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 발명자 표입니다.
번호 이름 국적 주소
1 정성욱 대한민국 서울특별시 서대문구
2 정지완 대한민국 서울특별시 마포구
3 류경호 대한민국 서울특별시 강남구

대리인

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 대리인 표입니다.
번호 이름 국적 주소
1 오세준 대한민국 서울특별시 강남구 테헤란로 *길 ** *층(역삼동)(특허법인 고려)
2 권혁수 대한민국 서울특별시 강남구 언주로 ***, *층(삼일빌딩, 역삼동)(KS고려국제특허법률사무소)
3 송윤호 대한민국 서울특별시 강남구 언주로 *** (역삼동) *층(삼일빌딩)(케이에스고려국제특허법률사무소)

최종권리자

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 최종권리자 표입니다.
번호 이름 국적 주소
1 연세대학교 산학협력단 서울특별시 서대문구
번호, 서류명, 접수/발송일자, 처리상태, 접수/발송일자의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 행정처리 표입니다.
번호 서류명 접수/발송일자 처리상태 접수/발송번호
1 [특허출원]특허출원서
[Patent Application] Patent Application		 2011.11.11 수리 (Accepted) 1-1-2011-0893284-11
2 출원인정보변경(경정)신고서
Notification of change of applicant's information		 2011.12.15 수리 (Accepted) 4-1-2011-5252006-10
3 선행기술조사의뢰서
Request for Prior Art Search		 2012.06.08 수리 (Accepted) 9-1-9999-9999999-89
4 선행기술조사보고서
Report of Prior Art Search		 2012.07.20 수리 (Accepted) 9-1-2012-0057197-59
5 의견제출통지서
Notification of reason for refusal		 2013.02.21 발송처리완료 (Completion of Transmission) 9-5-2013-0121306-14
6 [명세서등 보정]보정서
[Amendment to Description, etc.] Amendment		 2013.04.19 보정승인간주 (Regarded as an acceptance of amendment) 1-1-2013-0345184-70
7 [거절이유 등 통지에 따른 의견]의견(답변, 소명)서
[Opinion according to the Notification of Reasons for Refusal] Written Opinion(Written Reply, Written Substantiation)		 2013.04.19 수리 (Accepted) 1-1-2013-0345185-15
8 출원인정보변경(경정)신고서
Notification of change of applicant's information		 2013.04.24 수리 (Accepted) 4-1-2013-5062749-37
9 등록결정서
Decision to grant		 2013.06.04 발송처리완료 (Completion of Transmission) 9-5-2013-0389083-23
10 출원인정보변경(경정)신고서
Notification of change of applicant's information		 2013.06.24 수리 (Accepted) 4-1-2013-5088566-87
11 출원인정보변경(경정)신고서
Notification of change of applicant's information		 2014.09.25 수리 (Accepted) 4-1-2014-5114224-78
번호, 청구항의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 청구항 표입니다.
번호 청구항
1 1
복수의 지연 셀을 갖는 지연 고정 루프로부터 차동 클럭 신호를 전달받아 체배 클럭 신호 발생을 위한 펄스 신호를 생성하는 펄스 생성기를 포함하며, 상기 펄스 생성기는상기 차동 클럭 신호를 전달받아 중간 펄스 신호들을 생성하는 중간 펄스 신호 생성단; 그리고상기 중간 펄스 신호들이 분리되도록 상기 중간 펄스 신호들 간의 중첩(overlap)을 보정하여 보정 펄스 신호를 생성하는 중첩 보정단을 포함하는 주파수 체배기
2 2
제1 항에 있어서,상기 보정 펄스 신호를 전달받아 상기 체배 클럭 신호를 생성하는 에지 컴바이너를 더 포함하는 주파수 체배기
3 3
제2 항에 있어서,상기 에지 컴바이너는상기 보정 펄스 신호를 전달받아 제1 중간 제어 신호를 생성하는 제어 NAND 논리 게이트;상기 제1 중간 제어 신호를 전달받아 제1 입력 제어 신호를 생성하는 입력 NOR 논리 게이트;상기 보정 펄스 신호를 전달받아 제2 중간 제어 신호를 생성하는 제어 NOR 논리 게이트; 그리고상기 제2 중간 제어 신호를 전달받아 제2 입력 제어 신호를 생성하는 입력 NAND 논리 게이트를 포함하는 것을 특징으로 하는 주파수 체배기
4 4
제3 항에 있어서,상기 에지 컴바이너는상기 제1 입력 제어 신호를 입력받아 동작하는 PMOS 트랜지스터; 그리고상기 제2 입력 제어 신호를 입력받아 동작하는 NMOS 트랜지스터를 더 포함하는 것을 특징으로 하는 주파수 체배기
5 5
복수의 지연 셀을 갖는 지연 고정 루프로부터 차동 클럭 신호를 전달받아 체배 클럭 신호 발생을 위한 펄스 신호를 생성하는 펄스 생성기를 포함하며, 상기 펄스 생성기는중간 NAND 논리 게이트 및 중간 NOR 논리 게이트를 포함하여, 상기 차동 클럭 신호를 전달받아 중간 펄스 신호들을 생성하는 중간 펄스 신호 생성단;상기 중간 펄스 신호들 간의 중첩(overlap)을 보정하여 보정 펄스 신호를 생성하는 중첩 보정단; 및상기 보정 펄스 신호를 전달받아 상기 체배 클럭 신호를 생성하는 에지 컴바이너를 포함하는 주파수 체배기
6 6
제5 항에 있어서,상기 중첩 보정단은상기 중간 NAND 논리 게이트 및 상기 중간 NOR 논리 게이트의 출력 신호를 전달받아 보정 펄스 신호를 생성하는 보정 NAND 논리 게이트 및 보정 NOR 논리 게이트를 포함하는 것을 특징으로 하는 주파수 체배기
7 7
기준 신호를 순차적으로 지연시켜 출력하는 복수의 지연 셀을 연결하는 제1 지연 라인 및 상기 복수의 지연 셀을 연결하는 제2 지연 라인을 포함하는 지연 고정 루프;상기 제1 지연 라인 및 상기 제2 지연 라인과 연결되며, 중간 펄스 신호들을 생성하는 중간 펄스 신호 생성단; 그리고상기 중간 펄스 신호 생성단과 연결되며, 상기 중간 펄스 신호들이 분리되도록 상기 중간 펄스 신호들 간의 중첩(overlap)을 보정하여 보정 펄스 신호를 생성하는 중첩 보정단을 포함하는 주파수 체배기
8 8
기준 신호를 순차적으로 지연시켜 출력하는 복수의 지연 셀을 연결하는 제1 지연 라인 및 상기 복수의 지연 셀을 연결하는 제2 지연 라인을 포함하는 지연 고정 루프;상기 제1 지연 라인 및 상기 제2 지연 라인과 연결되며, 중간 펄스 신호들을 생성하는 중간 펄스 신호 생성단; 그리고상기 중간 펄스 신호 생성단과 연결되며, 상기 중간 펄스 신호들 간의 중첩(overlap)을 보정하여 보정 펄스 신호를 생성하는 중첩 보정단을 포함하며,상기 중간 펄스 신호 생성단은상기 제2 지연 라인의 n(n≥1, n은 홀수)번째 지연 셀의 입력 신호 및 상기 제1 지연 라인의 n+1번째 지연 셀의 입력 신호를 전달받아 제1 중간 펄스 신호를 생성하는 중간 NOR 논리 게이트; 그리고상기 제1 지연 라인의 n+1(n≥1, n은 홀수)번째 지연 셀의 입력 신호 및 상기 제2 지연 라인의 n+2번째 지연 셀의 입력 신호를 전달받아 제2 중간 펄스 신호를 생성하는 중간 NAND 논리 게이트를 포함하는 것을 특징으로 하는 주파수 체배기
9 9
제8 항에 있어서,상기 중첩 보정단은상기 중간 NOR 논리 게이트 중 n(n≥1, n은 홀수)번째 중간 NOR 논리 게이트의 출력 신호 및 상기 중간 NAND 논리 게이트 중 n+1번째 NAND 논리 게이트의 출력 신호를 입력받아 제1 보정 펄스 신호를 생성하는 보정 NAND 논리 게이트; 그리고상기 중간 NOR 논리 게이트 중 n+2(n≥1, n은 홀수)번째 중간 NOR 논리 게이트 및 상기 중간 NAND 논리 게이트 중 n+1번째 중간 NAND 논리 게이트의 출력 신호를 입력받아 제2 보정 펄스 신호를 생성하는 보정 NOR 논리 게이트를 포함하는 것을 특징으로 하는 주파수 체배기
10 10
제7 항에 있어서,상기 중첩 보정단과 연결되며, 상기 보정 펄스 신호 전달받아 체배 클럭 신호를 생성하는 에지 컴바이너를 더 포함하는 주파수 체배기
11 11
제9 항에 있어서,상기 보정 NAND 논리 게이트와 연결되는 제어 NAND 논리 게이트;상기 제어 NAND 논리 게이트와 연결되는 입력 NOR 논리 게이트;상기 보정 NOR 논리 게이트와 연결되는 제어 NOR 논리 게이트; 그리고상기 제어 NOR 논리 게이트와 연결되는 입력 NAND 논리 게이트;를 포함하는 에지 컴바이너를 더 포함하는 것을 특징으로 하는 주파수 체배기
12 12
제11 항에 있어서,상기 에지 컴바이너는상기 입력 NOR 논리 게이트와 연결되는 PMOS 트랜지스터; 그리고상기 입력 NAND 논리 게이트와 연결되는 NMOS 트랜지스터를 더 포함하며,상기 PMOS 트랜지스터의 드레인 및 상기 NMOS 트랜지스터의 드레인은 서로 연결되는 것을 특징으로 하는 주파수 체배기
13 13
기준 신호를 순차적으로 지연시켜 출력하는 복수의 지연 셀을 연결하는 제1 지연 라인 및 상기 복수의 지연 셀을 연결하는 제2 지연 라인을 포함하는 지연 고정 루프;상기 제2 지연 라인의 n(n≥1, n은 홀수)번째 지연 셀의 입력 신호 및 상기 제1 지연 라인의 n+1번째 지연 셀의 입력 신호를 전달받아 제1 펄스 신호를 생성하는 복수의 NOR 논리 게이트; 그리고상기 제1 지연 라인의 n+1(n≥1, n은 홀수)번째 지연 셀의 입력 신호 및 상기 제2 지연 라인의 n+2번째 지연 셀의 입력 신호를 전달받아 제2 펄스 신호를 생성하는 복수의 NAND 논리 게이트를 포함하는 주파수 체배기
14 14
복수의 지연 셀을 갖는 지연 고정 루프로부터 차동 클럭 신호를 전달받아 체배 클럭 신호 발생을 위한 중간 펄스 신호들을 생성하는 단계;상기 중간 펄스 신호들을 논리조합하여 상기 중간 펄스 신호들이 분리되도록 상기 중간 펄스 신호들간의 중첩(overlap)이 보정된 보정 펄스 신호들을 생성하는 단계; 그리고상기 보정 펄스 신호들을 이용하여 체배 클럭 신호를 생성하는 단계를 포함하는 주파수 체배 방법
15 15
제14 항에 있어서,상기 체배 클럭 신호를 생성하는 단계는상기 보정 펄스 신호들을 논리조합하여 중간 제어 신호를 생성하는 단계; 그리고상기 중간 제어 신호들을 논리조합하여 입력 제어 신호를 생성하는 단계를 포함하는 것을 특징으로 하는 주파수 체배 방법
지정국 정보가 없습니다
순번, 패밀리번호, 국가코드, 국가명, 종류의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 패밀리정보 - 패밀리정보 표입니다.
순번 패밀리번호 국가코드 국가명 종류
1 US08686772 US 미국 FAMILY
2 US20130120031 US 미국 FAMILY

DOCDB 패밀리 정보

순번, 패밀리번호, 국가코드, 국가명, 종류의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 패밀리정보 - DOCDB 패밀리 정보 표입니다.
순번 패밀리번호 국가코드 국가명 종류
1 US2013120031 US 미국 DOCDBFAMILY
2 US8686772 US 미국 DOCDBFAMILY
순번, 연구부처, 주관기관, 연구사업, 연구과제의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 국가R&D 연구정보 정보 표입니다.
순번 연구부처 주관기관 연구사업 연구과제
1 교육과학기술부 연세대학교 산학협력단 기본연구지원사업 TSV구조의 열 발산 문제 해결에 최적화된 30% 이상의 전력 감소를 하는 전력 관리 모듈 개발