| 1 |
1
반도체디바이스의 스캔체인에 테스트패턴을 인가하여 디바이스를 테스트하는 결정패턴 BIST 방법에 있어서, ATPG에 의해서 생성된 테스트큐브를 0설정 큐브와 1설정 큐브로 분할하는 제1단계와, 상기 두 개의 테스트큐브로부터 생성된 테스트패턴을 조합하여서 테스트패턴을 생성하는 제2단계, 상기 생성된 두 가지 테스트패턴을 비교하여 생성값이 같은 경우에는 그 값을 스캔체인의 입력값으로 사용하고, 값이 다를 경우에는 이전 스캔체인 입력값을 사용하는 제3단계를 포함하는 것을 특징으로 하는, 저전력 결정패턴 BIST 방법
|
| 2 |
2
제1항에 있어서, 상기 제1단계 이전에 스캔체인에 의사 무작위 패턴을 인가하여 일차로 고장을 제거하는 단계가 추가로 포함되는 것을 특징으로 하는, 저전력 결정패턴 BIST 방법
|
| 3 |
3
제1항에 있어서, 상기 제3단계에서 생성된 테스트패턴 값이 다를 경우에는 이전 스캔 입력값을 반전시켜서 스캔체인에 인가하는 것을 특징으로 하는, 저전력 결정패턴 BIST 방법
|
| 4 |
4
제1항~제3항 중 한 항의 저전력 결정패턴 BIST 방법을 구현하는 프로그램을 수록한 컴퓨터 기록매체
|
| 5 |
5
반도체디바이스의 스캔체인에 테스트패턴을 인가하여 디바이스를 테스트하는 결정패턴 BIST 장치에 있어서, ATPG에 의해서 생성된 테스트큐브를 0설정 큐브와 1설정 큐브로 분할하는 제1수단과, 상기 두 개의 테스트큐브로부터 생성된 테스트패턴을 조합하여서 테스트패턴을 생성하는 제2수단과, 상기 생성된 두 가지 테스트패턴을 비교하여 생성값이 같은 경우에는 그 값을 스캔체인의 입력값으로 사용하고, 값이 다를 경우에는 이전 스캔체인 입력값을 사용하는 제3수단을 포함하는 것을 특징으로 하는, 저전력 결정패턴 BIST 장치
|
| 6 |
6
제5항에 있어서, 상기 제1수단은 0설정 큐브를 위한 LFSR과, 1설정 큐브를 위한 LFSR을 포함하는 것을 특징으로 하는, 저전력 결정패턴 BIST 장치
|
| 7 |
7
제5항에 있어서, 상기 제3수단은 상기 테스트패턴 값이 같은 경우에는 그 값이 스캔체인에 입력되도록 하고, 다른 경우에는 이전 스캔 입력값이 스캔체인에 입력되도록 하는 선택 수단을 포함하는 것을 특징으로 하는, 저전력 결정패턴 BIST 장치
|
