1 |
1
셀 데이터를 인가받는 비트라인과 상보 비트라인;상기 비트라인과 상기 상보 비트라인에 각각 연결되는 제 1, 2 부스팅 노드를 부스팅하기 위한 제 1 부스팅부;상기 비트라인과 상기 제 1 부스팅 노드에 연결되는 제 1 감지 노드와, 상기 상보 비트라인과 상기 제 2 부스팅 노드에 연결되는 제 2 감지 노드를 부스팅하기 위한 제 2 부스팅부;상기 부스팅된 제 1, 2 부스팅 노드와 상기 부스팅된 제 1, 2 감지 노드를 센싱하는 프리센싱부;상기 프리센싱부의 센싱 결과에 응답하여 상기 비트라인과 상기 상보 비트라인 중 하나를 풀업 구동하는 풀업 구동부; 및상기 프리센싱부의 센싱 결과에 응답하여 상기 비트라인과 상기 상보 비트라인 중 다른 하나를 풀다운 구동하는 풀다운 구동부를 포함하고,상기 풀업 구동부는상기 제 2 감지 노드의 전압을 게이트 입력받아 상기 비트라인을 풀업 구동하는 제 1 PMOS 트랜지스터;상기 제 1 감지 노드의 전압을 게이트 입력받아 상기 상보 비트라인을 풀업 구동하는 제 2 PMOS 트랜지스터; 및상기 제 2, 1 감지 노드의 전압들을 각각 상기 제 1, 2 PMOS 트랜지스터의 게이트에 연결하는 스위칭부를 포함하는를 포함하는 센스 앰프 회로
|
2 |
2
제 1항에 있어서,상기 제 1 부스팅부는 상기 제 1, 2 부스팅 노드에 각각 일단이 연결되는 제 1, 2 커패시터를 포함하고,상기 제 1, 2 커패시터의 타단을 통해 상기 제 1, 2 부스팅 노드에 제 1 부스팅 전압을 인가하는센스 앰프 회로
|
3 |
3
제 2항에 있어서,상기 제 1, 2 감지노드는상기 제 1, 2 부스팅 노드에 각각 연결되어 상기 제 1 부스팅 전압을 인가받는센스 앰프 회로
|
4 |
4
제 1항에 있어서,상기 제 2 부스팅부는 상기 제 1, 2 감지 노드에 각각 일단이 연결되는 제 3, 4 커패시터를 포함하고,상기 제 3, 4 커패시터의 타단을 통해 상기 제 1, 2 감지 노드에 제 2 부스팅 전압을 인가하는센스 앰프 회로
|
5 |
5
제 4항에 있어서,상기 제 1, 2 커패시터와 상기 제 3, 4 커패시터는 드레인과 소스가 결합된 MOS 트랜지스터로 구현되는센스 앰프 회로
|
6 |
6
제 1항에 있어서,상기 프리센싱부는상기 제 2 감지 노드의 전압을 게이트 입력받고, 상기 제 1 감지 노드와 상기 제 1 부스팅 노드에 드레인-소스 연결되는 제 1 NMOS 트랜지스터; 및상기 제 1 감지 노드의 전압을 게이트 입력받고, 상기 제 2 감지 노드와 상기 제 2 부스팅 노드에 드레인-소스 연결되는 제 2 NMOS 트랜지스터를 포함하는센스 앰프 회로
|
7 |
7
삭제
|
8 |
8
제 1항에 있어서,상기 풀다운 구동부는상기 제 2 감지 노드의 전압을 게이트 입력받아 상기 비트라인을 풀다운 구동하는 제 3 NMOS 트랜지스터;상기 제 1 감지 노드의 전압을 게이트 입력받아 상기 상보 비트라인을 풀다운 구동하는 제 4 NMOS 트랜지스터; 및상기 제 2, 1 감지 노드를 각각 상기 제 3, 4 NMOS 트랜지스터의 게이트에 연결하는 스위칭부를 포함하는센스 앰프 회로
|