| 1 |
1
제 1 전하 전달부, 상기 제 1 전하 전달부의 전하 전달 동작을 제어하는 제 1 스위치 및 상기 제 1 전하 전달부의 출력단에 일단이 연결되어 전하를 저장하는 제 1 전하 저장부를 포함하는 제 1 셀과제 2 전하 전달부, 상기 제 2 전하 전달부의 전하 전달 동작을 제어하는 제 2 스위치 및 상기 제 2 전하 전달부의 출력단에 일단이 연결되어 전하를 저장하는 제 2 전하 저장부를 포함하는 제 2 셀을 포함하되,상기 제 1 스위치는 제 1 클록과 상기 제 2 전하 저장부의 출력단의 제어를 받고, 상기 제 2 스위치는 제 2 클록과 상기 제 1 전하 저장부의 출력단의 제어를 받고, 상기 제 1 전하 저장부의 타단에는 상기 제 2 클록이 입력되고, 상기 제 2 전하 저장부의 타단에는 상기 제 1 클록이 입력되는전하 펌프 장치의 단위 셀
|
| 2 |
2
청구항 1에 있어서, 상기 제 1 전하 전달부는 PMOS 트랜지스터인 전하 펌프 장치의 단위 셀
|
| 3 |
3
청구항 1에 있어서, 상기 제 1 스위치는 상기 제 1 클록의 제어를 받아 상기 제 1 전하 저장부를 통해 전하가 전달되도록 제어하는 제 1-1 스위치 및 상기 제 2 전하 전달부의 출력단의 제어를 받아 상기 제 1 전하 저장부를 통해 전하가 역류하지 않도록 제어하는 제 1-2 스위치를 포함하는 전하 펌프 장치의 단위 셀
|
| 4 |
4
청구항 3에 있어서, 상기 제 1-1 스위치는 소스가 접지되고 드레인이 상기 제 1 전하 전달부의 게이트에 연결되며 게이트에 상기 제 1 클록이 입력되는 NMOS 트랜지스터이고, 상기 제 1-2 스위치는 드레인이 상기 제 1 전하 전달부의 게이트에 연결되고 소스가 상기 제 1 전하 전달부의 출력단에 연결되며 게이트에 상기 제 2 전하 전달부의 출력단이 연결되는 PMOS 트랜지스터인 전하 펌프 장치의 단위 셀
|
| 5 |
5
청구항 2에 있어서, 상기 제 1 전하 전달부의 기판 바이어스 전압을 제어하는 제 1 바이어스 제어부를 더 포함하는 전하 펌프 장치의 단위 셀
|
| 6 |
6
청구항 4에 있어서, 상기 제 1 전하 전달부의 기판 바이어스 전압 및 상기 제 1-2 스위치의 기판 바이어스 전압을 제어하는 제 1 바이어스 제어부를 더 포함하는 전하 펌프 장치의 단위 셀
|
| 7 |
7
청구항 1에 있어서, 상기 제 1 전하 전달부는 제 1-1 PMOS 트랜지스터를 포함하고, 상기 제 1 스위치는 소스가 접지되고 드레인이 상기 제 1-1 PMOS 트랜지스터의 게이트에 연결되며 게이트에 상기 제 1 클록이 입력되는 NMOS 트랜지스터와 드레인이 상기 제 1-1 PMOS 트랜지스터의 게이트에 연결되고 소스가 상기 제 1 전하 전달부의 출력단에 연결되며 게이트에 상기 제 2 전하 전달부의 출력단이 연결되는 제 1-2 PMOS 트랜지스터를 포함하는 전하 펌프 장치의 단위 셀
|
| 8 |
8
청구항 7에 있어서, 상기 제 1-1 PMOS 트랜지스터의 기판 바이어스 전압 및 상기 제 1-2 PMOS 트랜지스터의 기판 바이어스 전압을 제어하는 제 1 바이어스 제어부를 더 포함하는 전하 펌프 장치의 단위 셀
|
| 9 |
9
청구항 2에 있어서, 상기 제 2 전하 전달부는 PMOS 트랜지스터인 전하 펌프 장치의 단위 셀
|
| 10 |
10
청구항 3에 있어서, 상기 제 2 스위치는 상기 제 2 클록의 제어를 받아 상기 제 2 전하 저장부를 통해 전하가 전달되도록 제어하는 제 2-1 스위치 및 상기 제 1 전하 전달부의 출력단의 제어를 받아 상기 제 2 전하 저장부를 통해 전하가 역류하지 않도록 제어하는 제 2-2 스위치를 포함하는 전하 펌프 장치의 단위 셀
|
| 11 |
11
청구항 10에 있어서, 상기 제 2-1 스위치는 소스가 접지되고 드레인이 상기 제 2 전하 전달부의 게이트에 연결되며 게이트에 상기 제 2 클록이 입력되는 NMOS 트랜지스터이고, 상기 제 2-2 스위치는 드레인이 상기 제 2 전하 전달부의 게이트에 연결되고 소스가 상기 제 2 전하 전달부의 출력단에 연결되며 게이트에 상기 제 1 전하 전달부의 출력단이 연결되는 PMOS 트랜지스터인 전하 펌프 장치의 단위 셀
|
| 12 |
12
청구항 9에 있어서, 상기 제 2 전하 전달부의 기판 바이어스 전압을 제어하는 제 2 바이어스 제어부를 더 포함하는 전하 펌프 장치의 단위 셀
|
| 13 |
13
청구항 11에 있어서, 상기 제 2 전하 전달부의 기판 바이어스 전압 및 상기 제 2-2 스위치의 기판 바이어스 전압을 제어하는 제 2 바이어스 제어부를 더 포함하는 전하 펌프 장치의 단위 셀
|
| 14 |
14
청구항 7에 있어서, 상기 제 2 전하 전달부는 제 2-1 PMOS 트랜지스터를 포함하고, 상기 제 2 스위치는 소스가 접지되고 드레인이 상기 제 2-1 PMOS 트랜지스터의 게이트에 연결되며 게이트에 상기 제 2 클록이 입력되는 NMOS 트랜지스터와 드레인이 상기 제 2-1 PMOS 트랜지스터의 게이트에 연결되고 소스가 상기 제 1 전하 전달부의 출력단에 연결되며 게이트에 상기 제 1 전하 전달부의 출력단이 연결되는 제 2-2 PMOS 트랜지스터를 포함하는 전하 펌프 장치의 단위 셀
|
| 15 |
15
청구항 14에 있어서, 상기 제 2-1 PMOS 트랜지스터의 기판 바이어스 전압 및 상기 제 2-2 PMOS 트랜지스터의 기판 바이어스 전압을 제어하는 제 2 바이어스 제어부를 더 포함하는 전하 펌프 장치의 단위 셀
|
| 16 |
16
청구항 1에 있어서, 상기 제 1 클록과 상기 제 2 클록은 위상이 반대인 전하 펌프 장치의 단위 셀
|
| 17 |
17
제 1 전하 전달부, 상기 제 1 전하 전달부의 전하 전달 동작을 제어하는 제 1 스위치 및 상기 제 1 전하 전달부의 출력단에 일단이 연결되어 전하를 저장하는 제 1 전하 저장부를 포함하는 제 1 셀과, 제 2 전하 전달부, 상기 제 2 전하 전달부의 전하 전달 동작을 제어하는 제 2 스위치 및 상기 제 2 전하 전달부의 출력단에 일단이 연결되어 전하를 저장하는 제 2 전하 저장부를 포함하는 제 2 셀을 포함하되, 상기 제 1 스위치는 제 1 클록과 상기 제 2 전하 저장부의 출력단의 제어를 받고, 상기 제 2 스위치는 제 2 클록과 상기 제 1 전하 저장부의 출력단의 제어를 받고, 상기 제 1 전하 저장부의 타단에는 상기 제 2 클록이 입력되고, 상기 제 2 전하 저장부의 타단에는 상기 제 1 클록이 입력되는 단위 셀 N(N은 자연수)개를 포함하는 전하 펌프 장치에 있어서,제 1 단의 제 1 전하 전달부와 제 2 전하 전달부의 입력단은 전원 전압에 공통 연결되고,N은 2 이상의 자연수인 경우에 존재하고, k(k는 1부터 N-1까지의 자연수) 번째 단의 제 1 전하 전달부의 출력단과 k+1번째 단의 제 1 전하 전달부의 입력단을 상호 연결하고, k번째 단의 제 2 전하 전달부의 출력단과 k+1번째 단의 제 2 전하 전달부의 입력단을 상호 연결하는 제 1 인터페이스 부; 및 N번째 단의 제 1 전하 전달부의 출력단과 N번째 단의 제 2 전하 전달부의 출력단을 부하 커패시터의 일단에 연결하는 제 2 인터페이스부를 포함하는 전하 펌프 장치
|
| 18 |
18
청구항 17에 있어서, 상기 제 1 인터페이스 부는 상기 k번째 제 1 전하 전달부의 출력단과 상기 k+1번째 제 1 전하 전달부의 입력단을 연결하는 제 1-1 인터페이스 스위치 및상기 k번째 제 2 전하 전달부의 출력단과 상기 k+1번째 제 2 전하 전달부의 입력단을 연결하는 제 1-2 인터페이스 스위치를 포함하는 전하 펌프 장치
|
| 19 |
19
청구항 18에 있어서, 상기 제 1-1 인터페이스 스위치는 상기 k번째 제 2 전하 전달부의 출력단의 제어를 받고, 상기 제 1-2 인터페이스 스위치는 상기 k번째 제 1 전하 전달부의 출력단의 제어를 받는 전하 펌프 장치
|
| 20 |
20
청구항 17에 있어서, 상기 제 2 인터페이스 부는 상기 N번째 제 1 전하 전달부의 출력단과 상기 부하 커패시터의 일단을 연결하는 제 2-1 인터페이스 스위치 및상기 N번째 제 2 전하 전달부의 출력단과 상기 부하 커패시터의 일단을 연결하는 제 2-2 인터페이스 스위치를 포함하는 전하 펌프 장치
|
| 21 |
21
청구항 20에 있어서, 상기 제 2-1 인터페이스 스위치는 상기 N번째 제 2 전하 전달부의 출력단의 제어를 받고, 상기 제 2-2 인터페이스 스위치는 상기 N번째 제 1 전하 전달부의 출력단의 제어를 받는 전하 펌프 장치
|
| 22 |
22
청구항 17에 있어서, 상기 k번째 단의 제 1 클록과 상기 k번째 단의 제 2 클록은 위상이 반대이고, 상기 k+1번째 단의 제 1 클록은 상기 k 번째 단의 제 2 클록과 위상이 동일하며 상기 k+1번째 단의 제 2 클록은 상기 k번째 단의 제 1 클록과 위상이 동일한 전하 펌프 장치
|
| 23 |
23
청구항 17에 있어서, 상기 제 1 전하 전달부는 PMOS 트랜지스터인 전하 펌프 장치의 단위 셀
|
| 24 |
24
청구항 17에 있어서, 상기 제 1 스위치는 상기 제 1 클록의 제어를 받아 상기 제 1 전하 저장부를 통해 전하가 전달되도록 제어하는 제 1-1 스위치 및 상기 제 2 전하 전달부의 출력단의 제어를 받아 상기 제 1 전하 저장부를 통해 전하가 역류하지 않도록 제어하는 제 1-2 스위치를 포함하는 전하 펌프 장치의 단위 셀
|
| 25 |
25
청구항 24에 있어서, 상기 제 1-1 스위치는 소스가 접지되고 드레인이 상기 제 1 전하 전달부의 게이트에 연결되며 게이트에 상기 제 1 클록이 입력되는 NMOS 트랜지스터이고, 상기 제 1-2 스위치는 드레인이 상기 제 1 전하 전달부의 게이트에 연결되고 소스가 상기 제 1 전하 전달부의 출력단에 연결되며 게이트에 상기 제 2 전하 전달부의 출력단이 연결되는 PMOS 트랜지스터인 전하 펌프 장치의 단위 셀
|
| 26 |
26
청구항 23에 있어서, 상기 제 1 전하 전달부의 기판 바이어스 전압을 제어하는 제 1 바이어스 제어부를 더 포함하는 전하 펌프 장치의 단위 셀
|
| 27 |
27
청구항 25에 있어서, 상기 제 1 전하 전달부의 기판 바이어스 전압 및 상기 제 1-2 스위치의 기판 바이어스 전압을 제어하는 제 1 바이어스 제어부를 더 포함하는 전하 펌프 장치의 단위 셀
|
| 28 |
28
청구항 17에 있어서, 상기 제 1 전하 전달부는 제 1-1 PMOS 트랜지스터를 포함하고, 상기 제 1 스위치는 소스가 접지되고 드레인이 상기 제 1-1 PMOS 트랜지스터의 게이트에 연결되며 게이트에 상기 제 1 클록이 입력되는 NMOS 트랜지스터와 드레인이 상기 제 1-1 PMOS 트랜지스터의 게이트에 연결되고 소스가 상기 제 1 전하 전달부의 출력단에 연결되며 게이트에 상기 제 2 전하 전달부의 출력단이 연결되는 제 1-2 PMOS 트랜지스터를 포함하는 전하 펌프 장치의 단위 셀
|
| 29 |
29
청구항 28에 있어서, 상기 제 1-1 PMOS 트랜지스터의 기판 바이어스 전압 및 상기 제 1-2 PMOS 트랜지스터의 기판 바이어스 전압을 제어하는 제 1 바이어스 제어부를 더 포함하는 전하 펌프 장치의 단위 셀
|
| 30 |
30
제 1 전하 전달부, 상기 제 1 전하 전달부의 전하 전달 동작을 제어하는 제 1 스위치 및 상기 제 1 전하 전달부의 출력단에 일단이 연결되어 전하를 저장하는 제 1 전하 저장부를 포함하는 제 1 셀과, 제 2 전하 전달부, 상기 제 2 전하 전달부의 전하 전달 동작을 제어하는 제 2 스위치 및 상기 제 2 전하 전달부의 출력단에 일단이 연결되어 전하를 저장하는 제 2 전하 저장부를 포함하는 제 2 셀을 포함하되, 상기 제 1 스위치는 제 1 클록과 상기 제 2 전하 저장부의 출력단의 제어를 받고, 상기 제 2 스위치는 제 2 클록과 상기 제 1 전하 저장부의 출력단의 제어를 받고, 상기 제 1 전하 저장부의 타단에는 상기 제 2 클록이 입력되고, 상기 제 2 전하 저장부의 타단에는 상기 제 1 클록이 입력되는 단위 셀 N(N은 자연수)개가 포함된 전하 펌프 장치에 있어서,제 1 단의 제 1 전하 전달부와 제 2 전하 전달부의 입력단은 전원 전압에 공통 연결되고,N은 2 이상의 자연수인 경우 존재하여 k(k: 1부터 N-1까지의 자연수) 번째 제 1 전하 전달부의 출력단과 k+1번째 제 1 전하 전달부의 입력단을 상호 연결하고, 인접한 k번째 제 2 전하 전달부의 출력단과 k+1번째 제 2 전하 전달부의 입력단을 상호 연결하는 제 1 인터페이스 부; 및 N번째 제 1 전하 전달부의 출력단을 부하 커패시터의 일단에 연결하는 제 2 인터페이스부를 포함하는 전하 펌프 장치
|
| 31 |
31
청구항 30에 있어서, 상기 제 1 인터페이스 부는 상기 k번째 제 1 전하 전달부의 출력단과 상기 k+1번째 제 1 전하 전달부의 입력단을 연결하는 제 1-1 인터페이스 스위치 및상기 k번째 제 2 전하 전달부의 출력단과 상기 k+1번째 제 2 전하 전달부의 입력단을 연결하는 제 1-2 인터페이스 스위치를 포함하는 전하 펌프 장치
|
| 32 |
32
청구항 31에 있어서, 상기 제 1-1 인터페이스 스위치는 상기 k번째 제 2 전하 전달부의 출력단의 제어를 받고, 상기 제 1-2 인터페이스 스위치는 상기 k번째 제 1 전하 전달부의 출력단의 제어를 받는 전하 펌프 장치
|
| 33 |
33
청구항 30에 있어서, 상기 제 2 인터페이스 부는 상기 N번째 제 1 전하 전달부의 출력단과 상기 부하 커패시터의 일단을 연결하는 제 2-1 인터페이스 스위치를 포함하는 전하 펌프 장치
|
| 34 |
34
청구항 33에 있어서, 상기 제 2-1 인터페이스 스위치는 상기 N번째 제 2 전하 전달부의 출력단의 제어를 받는 전하 펌프 장치
|
| 35 |
35
청구항 30에 있어서, 상기 m(m은 1부터 N까지의 정수)번째 단의 제 1 전하 저장부와 제 2 전하 저장부는 용량이 상이한 커패시터인 전하 펌프 장치
|
| 36 |
36
청구항 30에 있어서, 상기 m(m은 1부터 N까지의 정수)번째 단의 제 1 전하 전달부와 제 2 전하 전달부는 크기가 상이한 트랜지스터인 전하 펌프 장치
|
| 37 |
37
청구항 30에 있어서, 상기 k번째 단의 제 1 클록과 상기 k번째 단의 제 2 클록은 위상이 반대이고, 상기 k+1번째 단의 제 1 클록은 상기 k 번째 단의 제 2 클록과 위상이 동일하며 상기 k+1번째 단의 제 2 클록은 상기 k번째 단의 제 1 클록과 위상이 동일한 전하 펌프 장치
|
| 38 |
38
청구항 30에 있어서, 상기 제 1 전하 전달부는 PMOS 트랜지스터인 전하 펌프 장치
|
| 39 |
39
청구항 30에 있어서, 상기 제 1 스위치는 상기 제 1 클록의 제어를 받아 상기 제 1 전하 저장부를 통해 전하가 전달되도록 제어하는 제 1-1 스위치 및 상기 제 2 전하 전달부의 출력단의 제어를 받아 상기 제 1 전하 저장부를 통해 전하가 역류하지 않도록 제어하는 제 1-2 스위치를 포함하는 전하 펌프 장치
|
| 40 |
40
청구항 39에 있어서, 상기 제 1-1 스위치는 소스가 접지되고 드레인이 상기 제 1 전하 전달부의 게이트에 연결되며 게이트에 상기 제 1 클록이 입력되는 NMOS 트랜지스터이고, 상기 제 1-2 스위치는 드레인이 상기 제 1 전하 전달부의 게이트에 연결되고 소스가 상기 제 1 전하 전달부의 출력단에 연결되며 게이트에 상기 제 2 전하 전달부의 출력단이 연결되는 PMOS 트랜지스터인 전하 펌프 장치
|
| 41 |
41
청구항 38에 있어서, 상기 제 1 전하 전달부의 기판 바이어스 전압을 제어하는 제 1 바이어스 제어부를 더 포함하는 전하 펌프 장치
|
| 42 |
42
청구항 40에 있어서, 상기 제 1 전하 전달부의 기판 바이어스 전압 및 상기 제 1-2 스위치의 기판 바이어스 전압을 제어하는 제 1 바이어스 제어부를 더 포함하는 전하 펌프 장치
|
| 43 |
43
청구항 30에 있어서, 상기 제 1 전하 전달부는 제 1-1 PMOS 트랜지스터를 포함하고, 상기 제 1 스위치는 소스가 접지되고 드레인이 상기 제 1-1 PMOS 트랜지스터의 게이트에 연결되며 게이트에 상기 제 1 클록이 입력되는 NMOS 트랜지스터와 드레인이 상기 제 1-1 PMOS 트랜지스터의 게이트에 연결되고 소스가 상기 제 1 전하 전달부의 출력단에 연결되며 게이트에 상기 제 2 전하 전달부의 출력단이 연결되는 제 1-2 PMOS 트랜지스터를 포함하는 전하 펌프 장치
|
| 44 |
44
청구항 43에 있어서, 상기 제 1-1 PMOS 트랜지스터의 기판 바이어스 전압 및 상기 제 1-2 PMOS 트랜지스터의 기판 바이어스 전압을 제어하는 제 1 바이어스 제어부를 더 포함하는 전하 펌프 장치
|
| 45 |
45
청구항 1에 기재된 단위 셀을 포함하는 반도체 장치
|
| 46 |
46
청구항 17에 기재된 전하 펌프 장치를 포함하는 반도체 장치
|
| 47 |
47
청구항 30에 기재된 전하 펌프 장치를 포함하는 반도체 장치
|
| 48 |
48
청구항 45 내지 47 중 어느 한 항에 있어서, 상기 반도체 장치는 반도체 메모리 장치인 반도체 장치
|
