| 1 |
1
이전 단위 블록에서의 증폭기 함수 추정 결과 및 상기 증폭기 입력 신호를 찾기 위한 중간 신호의 크기에 대한 테이블 정보를 입력 받는 단계;디지털 전치 왜곡기 입력 신호에 의도된 증폭기 이득을 곱하고, 상기 증폭기에서 더해질 간섭을 제거하여 중간 신호를 산출하는 단계; 및산출된 상기 중간 신호를 이용하여 테이블로부터 상기 증폭기 입력 신호의 크기를 추출하고, 추출된 상기 증폭기 입력 신호의 크기를 이용하여 상기 증폭기 입력 신호를 산출하는 단계;를 포함하되, 상기 테이블은 증폭기 함수의 AM/AM 특성에 따라 상기 중간 신호의 크기를 입력 값으로 하고, 상기 증폭기 입력 신호의 크기를 출력 값으로 하는 비선형 일대일 관계 정보인 것을 특징으로 하는 디지털 전치 왜곡 기법
|
| 2 |
2
삭제
|
| 3 |
3
제 1 항에 있어서 상기 테이블 정보를 입력 받는 단계는,상기 디지털 전치 왜곡 기법을 수행하는 단위 블록의 이전 단위 블록에서의 증폭기 함수 추정 결과 및 상기 증폭기 입력 신호를 찾기 위한 중간 신호의 크기에 대한 테이블 정보를 입력 받는 것을 특징으로 하는 디지털 전치 왜곡 기법
|
| 4 |
4
제 1 항에 있어서 상기 증폭기 입력 신호를 산출하는 단계는, 상기 테이블로부터 상기 중간 신호의 크기에 대응되는 상기 증폭기 입력 신호의 크기를 추출하고, 상기 중간 신호와 상기 추출된 증폭기 입력 신호의 크기를 이용하여 상기 증폭기 입력 신호를 산출하는 것을 특징으로 하는 디지털 전치 왜곡 기법
|
| 5 |
5
제 4 항에 있어서,상기 증폭기 입력 신호는 상기 추출된 증폭기 입력 신호의 크기에 대한 증폭기 함수 값으로 상기 중간 신호를 나누어 산출되는 것을 특징으로 하는 디지털 전치 왜곡 기법
|
| 6 |
6
제 1 항에 있어서,상기 디지털 전치 왜곡기는 상기 산출된 증폭기 입력 신호를 출력하여 상기 증폭기에 입력하고 상기 증폭기는 입력된 신호를 상기 증폭기 이득만큼 증폭하여 출력하는 것을 특징으로 하는 디지털 전치 왜곡 기법
|
| 7 |
7
제 6 항에 있어서,상기 증폭하여 출력된 신호는 상기 디지털 전치 왜곡기 입력 신호에 대하여 선형관계를 갖는 것을 특징으로 하는 디지털 전치 왜곡 기법
|
| 8 |
8
디지털 전치 왜곡기 입력 신호와 이전 단위 블록에서의 증폭기 함수 추정 결과 및 상기 증폭기의 입력 신호를 찾기 위한 중간 신호의 크기에 대한 테이블 정보를 입력 받는 입력부;상기 디지털 전치 왜곡기 입력 신호에 의도된 증폭기 이득을 곱하고, 상기 증폭기에서 더해질 간섭을 제거하여 중간 신호를 산출하는 산출부; 및산출된 상기 중간 신호를 이용하여 테이블로부터 상기 증폭기 입력 신호의 크기를 추출하고, 추출된 상기 증폭기 입력 신호의 크기를 이용하여 상기 증폭기 입력 신호를 산출하여 출력하는 출력부;를 포함하되, 상기 테이블은 증폭기 함수의 AM/AM 특성에 따라 상기 중간 신호의 크기를 입력 값으로 하고, 상기 증폭기 입력 신호의 크기를 출력 값으로 하는 비선형 일대일 관계 정보인 것을 특징으로 하는 디지털 전치 왜곡기
|
| 9 |
9
삭제
|
| 10 |
10
제 8 항에 있어서 상기 입력부는,현재 디지털 전치 왜곡을 수행하는 단위 블록의 이전 단위 블록에서의 증폭기 함수 추정 결과 및 상기 증폭기 입력 신호를 찾기 위한 중간 신호의 크기에 대한 테이블 정보를 입력 받는 것을 특징으로 하는 디지털 전치 왜곡기
|
| 11 |
11
제 8 항에 있어서 상기 산출부는, 상기 테이블로부터 상기 중간 신호의 크기에 대응되는 상기 증폭기 입력 신호의 크기를 추출하고, 상기 중간 신호와 상기 추출된 증폭기 입력 신호의 크기를 이용하여 상기 증폭기 입력 신호를 산출하는 것을 특징으로 하는 디지털 전치 왜곡기
|
| 12 |
12
제 11 항에 있어서,상기 증폭기 입력 신호는 상기 추출된 증폭기 입력 신호의 크기에 대한 증폭기 함수 값으로 상기 중간 신호를 나누어 산출되는 것을 특징으로 하는 디지털 전치 왜곡기
|
| 13 |
13
제 8 항에 있어서,상기 디지털 전치 왜곡기는 상기 산출된 증폭기 입력 신호를 출력하여 상기 증폭기에 입력하고 상기 증폭기는 입력된 신호를 상기 증폭기 이득만큼 증폭하여 출력하는 것을 특징으로 하는 디지털 전치 왜곡기
|
| 14 |
14
제 13 항에 있어서,상기 증폭하여 출력된 신호는 상기 디지털 전치 왜곡기 입력 신호에 대하여 선형관계를 갖는 것을 특징으로 하는 디지털 전치 왜곡기
|
| 15 |
15
디지털 전치 왜곡기가 디지털 전치 왜곡기 입력 신호를 입력 받는 단계;상기 디지털 전치 왜곡기가 이전 단위 블록에서의 증폭기 함수 추정 결과 및 상기 증폭기의 입력 신호를 찾기 위한 중간 신호의 크기에 대한 테이블 정보를 입력 받는 단계;상기 디지털 전치 왜곡기가 상기 디지털 전치 왜곡기 입력 신호에 의도된 증폭기 이득을 곱하고, 상기 증폭기에서 더해질 간섭을 제거하여 중간 신호를 산출하는 단계; 상기 디지털 전치 왜곡기가 산출된 상기 중간 신호를 이용하여 테이블로부터 상기 증폭기 입력 신호의 크기를 추출하고, 추출된 상기 증폭기 입력 신호의 크기를 이용하여 상기 증폭기 입력 신호를 산출하여 출력하는 단계; 증폭기가 상기 증폭기 입력 신호를 입력 받는 단계; 및상기 증폭기가 상기 증폭기 입력 신호를 증폭시켜 출력하는 단계를 포함하는 디지털 전치 왜곡을 통한 신호 증폭 기법
|
| 16 |
16
제 15 항에 있어서,상기 테이블은 증폭기 함수의 AM/AM 특성에 따라 상기 중간 신호의 크기를 입력 값으로 하고, 상기 증폭기 입력 신호의 크기를 출력 값으로 하는 비선형 일대일 관계 정보인 것을 특징으로 하는 디지털 전치 왜곡을 통한 신호 증폭 기법
|
| 17 |
17
제 16 항에 있어서 상기 증폭기 입력 신호를 산출하여 출력하는 단계는, 상기 테이블로부터 상기 중간 신호의 크기에 대응되는 상기 증폭기 입력 신호의 크기를 추출하고, 상기 중간 신호와 상기 추출된 증폭기 입력 신호의 크기를 이용하여 상기 증폭기 입력 신호를 산출하는 것을 특징으로 하는 디지털 전치 왜곡을 통한 신호 증폭 기법
|
| 18 |
18
제 17 항에 있어서,상기 증폭기 입력 신호는 상기 추출된 증폭기 입력 신호의 크기에 대한 증폭기 함수 값으로 상기 중간 신호를 나누어 산출되는 것을 특징으로 하는 디지털 전치 왜곡을 통한 신호 증폭 기법
|
| 19 |
19
제 15 항에 있어서,상기 증폭시켜 출력된 신호는 상기 디지털 전치 왜곡기 입력 신호에 대하여 선형관계를 갖는 것을 특징으로 하는 디지털 전치 왜곡을 통한 신호 증폭 기법
|
