맞춤기술찾기

이전대상기술

시간 증폭기 및 그 제어 방법

  • 기술번호 : KST2015126523
  • 담당센터 : 서울서부기술혁신센터
  • 전화번호 : 02-6124-6930
요약, Int. CL, CPC, 출원번호/일자, 출원인, 등록번호/일자, 공개번호/일자, 공고번호/일자, 국제출원번호/일자, 국제공개번호/일자, 우선권정보, 법적상태, 심사진행상태, 심판사항, 구분, 원출원번호/일자, 관련 출원번호, 기술이전 희망, 심사청구여부/일자, 심사청구항수의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 서지정보 표입니다.
요약 본 발명은 시간 증폭기 및 그 제어 방법에 관한 것이다. 본 발명의 일 실시예에 따른 시간 증폭기는, 두 입력 간의 시간차에 따라 결정된 타이밍에 출력을 제공하는 SR 래치; 및 상기 SR 래치의 전원단에 연결되어 상기 SR 래치의 동작을 결정하는 동작 결정부;를 포함할 수 있다.
Int. CL H03M 1/12 (2006.01) H03F 3/45 (2006.01)
CPC
출원번호/일자 1020130043589 (2013.04.19)
출원인 연세대학교 산학협력단
등록번호/일자 10-1506661-0000 (2015.03.23)
공개번호/일자 10-2014-0125950 (2014.10.30) 문서열기
공고번호/일자 (20150331) 문서열기
국제출원번호/일자
국제공개번호/일자
우선권정보
법적상태 등록
심사진행상태 수리
심판사항
구분 신규
원출원번호/일자
관련 출원번호
심사청구여부/일자 Y (2013.04.19)
심사청구항수 29

출원인

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 출원인 표입니다.
번호 이름 국적 주소
1 연세대학교 산학협력단 대한민국 서울특별시 서대문구

발명자

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 발명자 표입니다.
번호 이름 국적 주소
1 손두현 대한민국 서울특별시 서대문구
2 김여명 대한민국 서울특별시 서대문구
3 김태욱 대한민국 서울특별시 서대문구

대리인

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 대리인 표입니다.
번호 이름 국적 주소
1 오세준 대한민국 서울특별시 강남구 테헤란로 *길 ** *층(역삼동)(특허법인 고려)
2 권혁수 대한민국 서울특별시 강남구 언주로 ***, *층(삼일빌딩, 역삼동)(KS고려국제특허법률사무소)
3 송윤호 대한민국 서울특별시 강남구 언주로 *** (역삼동) *층(삼일빌딩)(케이에스고려국제특허법률사무소)

최종권리자

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 최종권리자 표입니다.
번호 이름 국적 주소
1 연세대학교 산학협력단 대한민국 서울특별시 서대문구
번호, 서류명, 접수/발송일자, 처리상태, 접수/발송일자의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 행정처리 표입니다.
번호 서류명 접수/발송일자 처리상태 접수/발송번호
1 [특허출원]특허출원서
[Patent Application] Patent Application
2013.04.19 수리 (Accepted) 1-1-2013-0345058-25
2 출원인정보변경(경정)신고서
Notification of change of applicant's information
2013.04.24 수리 (Accepted) 4-1-2013-5062749-37
3 출원인정보변경(경정)신고서
Notification of change of applicant's information
2013.06.24 수리 (Accepted) 4-1-2013-5088566-87
4 선행기술조사의뢰 취소
Revocation of Request for Prior Art Search
2014.02.06 수리 (Accepted) 9-1-0000-0000000-00
5 선행기술조사보고서
Report of Prior Art Search
2014.03.10 수리 (Accepted) 9-1-2014-0021708-83
6 [출원서등 보정]보정서
[Amendment to Patent Application, etc.] Amendment
2014.04.14 수리 (Accepted) 1-1-2014-0351672-70
7 [우선심사신청]심사청구(우선심사신청)서
[Request for Preferential Examination] Request for Examination (Request for Preferential Examination)
2014.04.22 수리 (Accepted) 1-1-2014-0380599-14
8 [우선심사신청]선행기술조사의뢰서
[Request for Preferential Examination] Request for Prior Art Search
2014.04.24 수리 (Accepted) 9-1-9999-9999999-89
9 [우선심사신청]선행기술조사보고서
[Request for Preferential Examination] Report of Prior Art Search
2014.05.07 수리 (Accepted) 9-1-2014-0034790-11
10 의견제출통지서
Notification of reason for refusal
2014.09.04 발송처리완료 (Completion of Transmission) 9-5-2014-0612397-65
11 출원인정보변경(경정)신고서
Notification of change of applicant's information
2014.09.25 수리 (Accepted) 4-1-2014-5114224-78
12 [거절이유 등 통지에 따른 의견]의견(답변, 소명)서
[Opinion according to the Notification of Reasons for Refusal] Written Opinion(Written Reply, Written Substantiation)
2014.11.03 수리 (Accepted) 1-1-2014-1057496-45
13 [명세서등 보정]보정서
[Amendment to Description, etc.] Amendment
2014.11.03 보정승인간주 (Regarded as an acceptance of amendment) 1-1-2014-1057497-91
14 등록결정서
Decision to grant
2014.12.22 발송처리완료 (Completion of Transmission) 9-5-2014-0874576-19
번호, 청구항의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 청구항 표입니다.
번호 청구항
1 1
두 입력 간의 시간차에 따라 결정된 타이밍에 출력을 제공하는 SR 래치; 및상기 SR 래치의 전원단에 연결되어 상기 SR 래치의 동작을 결정하는 동작 결정부를 포함하며,상기 동작 결정부는:상기 SR 래치의 전원 입력단에 연결되어 시간 증폭기의 이득을 결정하는 제 1 동작 결정부; 및상기 SR 래치의 전원 출력단에 연결되어 상기 시간 증폭기의 입력값과 출력값 간의 선형성이 유지되는 상기 시간 증폭기의 입력 범위를 결정하는 제 2 동작 결정부;를 포함하는 시간 증폭기
2 2
제 1 항에 있어서,상기 SR 래치는:NAND 연산을 수행하는 제 1 NAND 게이트 및 제 2 NAND 게이트를 포함하는 시간 증폭기
3 3
제 1 항에 있어서,상기 SR 래치는:NOR 연산을 수행하는 제 1 NOR 게이트 및 제 2 NOR 게이트를 포함하는 시간 증폭기
4 4
삭제
5 5
제 1 항에 있어서,상기 제 1 동작 결정부는:게이트에 인가되는 바이어스 전압에 따라 상기 SR 래치의 전원 입력을 결정하는 트랜지스터를 포함하는 시간 증폭기
6 6
제 1 항에 있어서,상기 제 1 동작 결정부는:게이트에 인가되는 바이어스 전압에 따라 상기 SR 래치의 전원 입력을 결정하는 전류 거울을 포함하는 시간 증폭기
7 7
제 1 항에 있어서,상기 제 1 동작 결정부는:저항값에 따라 상기 SR 래치의 전원 입력을 결정하는 가변저항을 포함하는 시간 증폭기
8 8
삭제
9 9
제 1 항에 있어서,상기 제 2 동작 결정부는:게이트에 인가되는 바이어스 전압에 따라 상기 SR 래치의 전원 출력을 결정하는 전류 거울을 포함하는 시간 증폭기
10 10
제 1 항에 있어서,상기 제 2 동작 결정부는:게이트에 인가되는 바이어스 전압에 따라 상기 SR 래치의 전원 출력을 결정하는 트랜지스터를 포함하는 시간 증폭기
11 11
제 1 항에 있어서,상기 제 2 동작 결정부는:저항값에 따라 상기 SR 래치의 전원 출력을 결정하는 가변저항을 포함하는 시간 증폭기
12 12
제 1 항에 있어서,상기 시간 증폭기의 이득을 계산하는 이득 계산부; 및상기 이득이 기 설정된 목표 이득에 도달하도록 상기 제 1 동작 결정부를 제어하는 제 1 제어부;를 더 포함하는 시간 증폭기
13 13
두 입력 간의 시간차에 따라 결정된 타이밍에 출력을 제공하는 SR 래치; 및상기 SR 래치의 전원 입력단에 연결된 제 1 동작 결정부;시간 증폭기의 이득을 계산하는 이득 계산부; 및상기 이득이 기 설정된 목표 이득에 도달하도록 상기 제 1 동작 결정부를 제어하는 제 1 제어부를 포함하며,상기 이득 계산부는:상기 시간 증폭기의 두 입력 신호 간의 시간차 및 상기 시간 증폭기의 두 출력 신호 간의 시간차를 검출하고,상기 두 출력 신호 간의 시간차를 상기 두 입력 신호 간의 시간차로 나누어 상기 이득을 계산하는 시간 증폭기
14 14
두 입력 간의 시간차에 따라 결정된 타이밍에 출력을 제공하는 SR 래치; 및상기 SR 래치의 전원 입력단에 연결된 제 1 동작 결정부;시간 증폭기의 이득을 계산하는 이득 계산부; 및상기 이득이 기 설정된 목표 이득에 도달하도록 상기 제 1 동작 결정부를 제어하는 제 1 제어부를 포함하며,상기 제 1 동작 결정부는:게이트에 인가되는 바이어스 전압에 따라 상기 SR 래치의 전원 입력을 결정하는 트랜지스터를 포함하고,상기 제 1 제어부는:상기 이득이 상기 목표 이득보다 작은 경우, 상기 트랜지스터의 바이어스 전압을 증가시키고,상기 이득이 상기 목표 이득보다 큰 경우, 상기 트랜지스터의 바이어스 전압을 감소시키는 시간 증폭기
15 15
두 입력 간의 시간차에 따라 결정된 타이밍에 출력을 제공하는 SR 래치; 및상기 SR 래치의 전원 출력단에 연결된 제 2 동작 결정부;시간 증폭기의 두 입력 신호 간의 시간차를 검출하는 시간차 검출부; 및상기 두 입력 신호 간의 시간차가 기 설정된 한계 시간차보다 큰 경우, 상기 한계 시간차가 커지도록 상기 제 2 동작 결정부를 제어하는 제 2 제어부;를 포함하는 시간 증폭기
16 16
제 15 항에 있어서,상기 제 2 동작 결정부는:게이트에 인가되는 바이어스 전압에 따라 상기 SR 래치의 전원 출력을 결정하는 전류 거울을 포함하고,상기 제 2 제어부는:상기 두 입력 신호 간의 시간차가 상기 한계 시간차보다 큰 경우, 상기 전류 거울의 바이어스 전압을 감소시키는 시간 증폭기
17 17
제 1 입력 신호를 기 설정된 시간만큼 지연시켜 제 1 지연 입력 신호를 출력하는 제 1 지연부;제 2 입력 신호를 기 설정된 시간만큼 지연시켜 제 2 지연 입력 신호를 출력하는 제 2 지연부;상기 제 1 지연 입력 신호와 상기 제 2 입력 신호 간의 시간차에 따라 결정된 타이밍에 출력을 제공하는 제 1 SR 래치;상기 제 1 입력 신호와 상기 제 2 지연 입력 신호 간의 시간차에 따라 결정된 타이밍에 출력을 제공하는 제 2 SR 래치;상기 제 1 SR 래치의 전원단에 연결되어 상기 제 1 SR 래치의 동작을 결정하는 제 1 SR 래치 동작 결정부;상기 제 2 SR 래치의 전원단에 연결되어 상기 제 2 SR 래치의 동작을 결정하는 제 2 SR 래치 동작 결정부;상기 제 1 SR 래치의 출력을 XOR 연산하여 제 1 출력 신호를 출력하는 제 1 XOR 게이트; 및상기 제 2 SR 래치의 출력을 XOR 연산하여 제 2 출력 신호를 출력하는 제 2 XOR 게이트;를 포함하는 시간 증폭기
18 18
제 17 항에 있어서,상기 제 1 SR 래치 동작 결정부는, 상기 제 1 SR 래치의 전원 입력단에 연결된 제 1 동작 결정부를 포함하고,상기 제 2 SR 래치 동작 결정부는, 상기 제 2 SR 래치의 전원 입력단에 연결된 제 3 동작 결정부를 포함하는 시간 증폭기
19 19
제 18 항에 있어서,상기 제 1 동작 결정부 및 상기 제 3 동작 결정부 각각은:게이트에 인가되는 바이어스 전압에 따라 SR 래치의 전원 입력을 결정하는 트랜지스터를 포함하는 시간 증폭기
20 20
제 17 항에 있어서,상기 제 1 SR 래치 동작 결정부는, 상기 제 1 SR 래치의 전원 출력단에 연결된 제 2 동작 결정부를 포함하고,상기 제 2 SR 래치 동작 결정부는, 상기 제 2 SR 래치의 전원 출력단에 연결된 제 4 동작 결정부를 포함하는 시간 증폭기
21 21
제 20 항에 있어서,상기 제 2 동작 결정부 및 상기 제 4 동작 결정부 각각은:게이트에 인가되는 바이어스 전압에 따라 SR 래치의 전원 출력을 결정하는 전류 거울을 포함하는 시간 증폭기
22 22
제 19 항에 있어서,상기 시간 증폭기의 이득을 계산하는 이득 계산부; 및상기 이득이 기 설정된 목표 이득에 도달하도록 상기 제 1 동작 결정부 및 상기 제 3 동작 결정부를 제어하는 제 1 제어부;를 더 포함하는 시간 증폭기
23 23
제 22 항에 있어서,상기 이득 계산부는:상기 제 1 입력 신호와 상기 제 2 입력 신호 간의 시간차 및 상기 제 1 출력 신호와 상기 제 2 출력 신호 간의 시간차를 검출하고,상기 제 1 출력 신호와 상기 제 2 출력 신호 간의 시간차를 상기 제 1 입력 신호와 상기 제 2 입력 신호 간의 시간차로 나누어 상기 이득을 계산하는 시간 증폭기
24 24
제 22 항에 있어서,상기 제 1 제어부는:상기 이득이 상기 목표 이득보다 작은 경우, 상기 트랜지스터의 바이어스 전압을 증가시키고,상기 이득이 상기 목표 이득보다 큰 경우, 상기 트랜지스터의 바이어스 전압을 감소시키는 시간 증폭기
25 25
제 21 항에 있어서,상기 제 1 입력 신호와 상기 제 2 입력 신호 간의 시간차를 검출하는 시간차 검출부; 및상기 제 1 입력 신호와 상기 제 2 입력 신호 간의 시간차가 기 설정된 한계 시간차보다 큰 경우, 상기 한계 시간차가 커지도록 상기 제 2 동작 결정부 및 상기 제 4 동작 결정부를 제어하는 제 2 제어부;를 더 포함하는 시간 증폭기
26 26
제 25 항에 있어서,상기 제 2 제어부는:상기 제 1 입력 신호와 상기 제 2 입력 신호 간의 시간차가 상기 한계 시간차보다 큰 경우, 상기 전류 거울의 바이어스 전압을 감소시키는 시간 증폭기
27 27
시간 증폭기의 이득을 계산하는 단계;상기 이득을 기 설정된 목표 이득과 비교하는 단계; 및상기 이득이 상기 목표 이득과 상이한 경우, 상기 시간 증폭기에 포함된 SR 래치의 전원을 조절하는 단계를 포함하고,상기 시간 증폭기의 이득을 계산하는 단계는:상기 시간 증폭기의 두 입력 신호 간의 시간차 및 상기 시간 증폭기의 두 출력 신호 간의 시간차를 검출하는 단계; 및상기 두 출력 신호 간의 시간차를 상기 두 입력 신호 간의 시간차로 나누는 단계;를 포함하는 시간 증폭기 제어 방법
28 28
삭제
29 29
제 27 항에 있어서,상기 SR 래치의 전원을 조절하는 단계는:상기 SR 래치의 전원 입력단에 연결된 트랜지스터의 바이어스 전압을 조절하는 단계를 포함하는 시간 증폭기 제어 방법
30 30
시간 증폭기의 이득을 계산하는 단계;상기 이득을 기 설정된 목표 이득과 비교하는 단계; 및상기 이득이 상기 목표 이득과 상이한 경우, 상기 시간 증폭기에 포함된 SR 래치의 전원을 조절하는 단계를 포함하고,상기 SR 래치의 전원을 조절하는 단계는:상기 SR 래치의 전원 입력단에 연결된 트랜지스터의 바이어스 전압을 조절하는 단계를 포함하고,상기 트랜지스터의 바이어스 전압을 조절하는 단계는:상기 이득이 상기 목표 이득보다 작은 경우, 상기 바이어스 전압을 증가시키는 단계; 및상기 이득이 상기 목표 이득보다 큰 경우, 상기 바이어스 전압을 감소시키는 단계;를 포함하는 시간 증폭기 제어 방법
31 31
시간 증폭기의 두 입력 신호 간의 시간차를 검출하는 단계;상기 두 입력 신호 간의 시간차를 기 설정된 한계 시간차와 비교하는 단계; 및상기 두 입력 신호 간의 시간차가 상기 한계 시간차보다 큰 경우, 상기 시간 증폭기에 포함된 SR 래치의 전원을 조절하는 단계를 포함하고,상기 SR 래치의 전원을 조절하는 단계는:상기 SR 래치의 전원 출력단에 연결된 전류 미러의 바이어스 전압을 조절하는 단계를 포함하고,상기 전류 미러의 바이어스 전압을 조절하는 단계는:상기 두 입력 신호 간의 시간차가 상기 한계 시간차보다 큰 경우, 상기 바이어스 전압을 감소시키는 단계를 포함하는 시간 증폭기 제어 방법
32 32
삭제
33 33
삭제
34 34
컴퓨터로 읽을 수 있는 기록매체에 있어서,제 27 항 및 제 29 항 내지 제 31 항 중 어느 한 항에 따른 시간 증폭기 제어 방법을 실행하는 프로그램이 기록된 기록매체
지정국 정보가 없습니다
순번, 패밀리번호, 국가코드, 국가명, 종류의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 패밀리정보 - 패밀리정보 표입니다.
순번 패밀리번호 국가코드 국가명 종류
1 JP05911907 JP 일본 FAMILY
2 JP26211439 JP 일본 FAMILY
3 US09608612 US 미국 FAMILY
4 US20140320209 US 미국 FAMILY

DOCDB 패밀리 정보

순번, 패밀리번호, 국가코드, 국가명, 종류의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 패밀리정보 - DOCDB 패밀리 정보 표입니다.
순번 패밀리번호 국가코드 국가명 종류
1 JP2014211439 JP 일본 DOCDBFAMILY
2 JP5911907 JP 일본 DOCDBFAMILY
3 US2014320209 US 미국 DOCDBFAMILY
4 US9608612 US 미국 DOCDBFAMILY
국가 R&D 정보가 없습니다.