| 1 |
1
직렬 연결되고, 입력 신호에 대응하는 디지털 신호들을 순차적으로 출력하는 복수의 스테이지를 포함하는 아날로그-디지털 변환기의 테스트 장치로서,상기 복수의 스테이지 각각으로부터 출력되는 디지털 신호의 빈도 수를 비트 값 별로 누적하여 상기 복수의 스테이지 각각에 대해 서브 히스토그램 데이터를 생성하는 히스토그램 데이터 생성부; 및상기 복수의 스테이지 각각에 대하여 생성된 상기 서브 히스토그램 데이터에 기초하여, 상기 복수의 스테이지 각각의 이상 여부를 판단하는 히스토그램 데이터 분석부를 포함하는 아날로그-디지털 변환기의 테스트 장치
|
| 2 |
2
제1 항에 있어서,상기 히스토그램 데이터 분석부는, 상기 복수의 스테이지 중 하위 레벨의 스테이지에 대한 서브 히스토그램 데이터에 기초하여, 상위 레벨의 스테이지를 구성하는 서브 모듈의 이상 여부를 판단하는 아날로그-디지털 변환기의 테스트 장치
|
| 3 |
3
제2 항에 있어서,상기 복수의 스테이지 각각은,상기 입력 신호 또는 상위 레벨의 스테이지로부터 출력되는 출력 신호를 변환하여 상기 디지털 신호를 출력하는 서브 아날로그-디지털 변환기;상기 디지털 신호를 아날로그 신호로 변환하는 서브 디지털-아날로그 변환기;상기 입력 신호 또는 상기 출력 신호와, 상기 아날로그 신호 간의 차이 값을 산출하는 서브 감산기; 및상기 차이 값을 2 배로 증폭하는 서브 증폭 모듈을 포함하는 아날로그-디지털 변환기의 테스트 장치
|
| 4 |
4
제3 항에 있어서,상기 서브 모듈은, 상기 서브 디지털-아날로그 변환기 및 상기 서브 증폭 모듈 중의 적어도 하나를 포함하는 아날로그-디지털 변환기의 테스트 장치
|
| 5 |
5
제3 항에 있어서,상기 서브 디지털-아날로그 변환기는, '00', '01' 및 '10' 중 어느 하나에 해당하는 상기 디지털 신호를 출력하는 아날로그-디지털 변환기의 테스트 장치
|
| 6 |
6
제3 항에 있어서,상기 히스토그램 데이터 분석부는,상기 하위 레벨의 스테이지에 대한 서브 히스토그램 데이터의 상위 비트 값의 누적 빈도 수와 하위 비트 값의 누적 빈도 수를 더하는 가산기;상기 하위 레벨의 스테이지에 대한 서브 히스토그램 데이터의 상기 하위 비트 값의 누적 빈도 수에서 상기 하위 비트 값의 누적 빈도 수를 감산하는 감산기; 및상기 가산기의 출력 값으로부터, 상기 하위 레벨의 스테이지에 대한 서브 히스토그램 데이터의 중간 비트 값의 누적 빈도 수를 나누는 제산기를 포함하는 아날로그-디지털 변환기의 테스트 장치
|
| 7 |
7
제6 항에 있어서,상기 히스토그램 데이터 분석부는, 상기 감산기의 출력 값에 기초하여 상기 서브 디지털-아날로그 변환기의 차동 비선형 오차 값을 산출하는 아날로그-디지털 변환기의 테스트 장치
|
| 8 |
8
제6 항에 있어서,상기 히스토그램 데이터 분석부는, 상기 제산기의 출력 값으로부터 상기 서브 증폭 모듈의 이득을 산출하는 아날로그-디지털 변환기의 테스트 장치
|
| 9 |
9
제5 항에 있어서,매 클록마다, 상기 복수의 스테이지 각각으로부터 출력되는 디지털 신호를 상기 히스토그램 데이터 생성부에 병렬적으로 전달하는 2 비트 래치들을 포함하는 파이프라인 래치(pipeline latch)를 더 포함하는 아날로그-디지털 변환기의 테스트 장치
|
| 10 |
10
제9 항에 있어서,상기 히스토그램 데이터 생성부는,상기 파이프라인 래치로부터 전달되는 상기 디지털 신호의 빈도 수를 비트 값 별로 누적하는 파이프라인 래치 분석기;상기 디지털 신호의 누적된 빈도 수에 따라 스테이지마다 서브 히스토그램 데이터를 생성하는 서브 스테이지 히스토그램 생성부; 및상기 매 클록마다 업데이트되는 상기 서브 히스토그램 데이터를 히스토그램에 반영하는 히스토그램 업데이터를 포함하는 아날로그-디지털 변환기의 테스트 장치
|
| 11 |
11
제10 항에 있어서,상기 파이프라인 래치 분석기는,상기 상위 레벨의 스테이지로부터 출력되는 제1 디지털 신호의 비트 값을 판단하는 복수의 제1 AND 게이트;상기 복수의 제1 AND 게이트의 출력을 입력받고, 상기 제1 디지털 신호의 비트 값 별로 상기 하위 레벨의 스테이지로부터 출력되는 제2 디지털 신호의 비트 값을 판단하는 복수의 제2 AND 게이트; 및상기 복수의 제2 AND 게이트의 출력을 입력받고, 상기 제1 디지털 신호의 비트 값 별로 상기 제2 디지털 신호의 비트 값을 누적하여 카운트하는 복수의 카운터를 포함하는 아날로그-디지털 변환기의 테스트 장치
|
| 12 |
12
직렬 연결되고, 입력 신호에 대응하는 디지털 신호들을 순차적으로 출력하는 복수의 스테이지;상기 복수의 스테이지 각각으로부터 출력되는 디지털 신호의 빈도 수를 비트 값 별로 누적하여 상기 복수의 스테이지 각각에 대해 서브 히스토그램 데이터를 생성하는 히스토그램 데이터 생성부; 및상기 복수의 스테이지 각각에 대하여 생성된 상기 서브 히스토그램 데이터에 기초하여, 상기 복수의 스테이지 각각의 이상 여부를 판단하는 히스토그램 데이터 분석부를 포함하는 아날로그-디지털 변환기
|
| 13 |
13
제12 항에 있어서,상기 히스토그램 데이터 분석부는, 상기 복수의 스테이지 중 하위 레벨의 스테이지에 대한 서브 히스토그램 데이터에 기초하여, 상위 레벨의 스테이지를 구성하는 서브 모듈의 이상 여부를 판단하는 아날로그-디지털 변환기
|
| 14 |
14
제13 항에 있어서,상기 복수의 스테이지 각각은,상기 입력 신호 또는 상위 레벨의 스테이지로부터 출력되는 출력 신호를 변환하여 상기 디지털 신호를 출력하는 서브 아날로그-디지털 변환기;상기 디지털 신호를 아날로그 신호로 변환하는 서브 디지털-아날로그 변환기;상기 입력 신호 또는 상기 출력 신호와, 상기 아날로그 신호 간의 차이 값을 산출하는 서브 감산기; 및상기 차이 값을 2 배로 증폭하는 서브 증폭 모듈을 포함하는 아날로그-디지털 변환기
|
| 15 |
15
제14 항에 있어서,매 클록마다, 상기 복수의 스테이지 각각으로부터 출력되는 디지털 신호를 상기 히스토그램 데이터 생성부에 병렬적으로 전달하는 2 비트 래치들을 포함하는 파이프라인 래치(pipeline latch)를 더 포함하는 아날로그-디지털 변환기
|
| 16 |
16
직렬 연결되고, 입력 신호에 대응하는 디지털 신호들을 순차적으로 출력하는 복수의 스테이지를 포함하는 아날로그-디지털 변환기를 테스트하는 방법으로서,상기 복수의 스테이지 각각으로부터 출력되는 디지털 신호의 빈도 수를 비트 값 별로 누적하여 상기 복수의 스테이지 각각에 대해 서브 히스토그램 데이터를 생성하는 단계; 및상기 복수의 스테이지 각각에 대하여 생성된 상기 서브 히스토그램 데이터에 기초하여, 상기 복수의 스테이지 각각의 이상 여부를 판단하는 단계를 포함하는 아날로그-디지털 변환기의 테스트 방법
|
| 17 |
17
제16 항에 있어서,상기 이상 여부를 판단하는 단계는, 상기 복수의 스테이지 중 하위 레벨의 스테이지에 대한 서브 히스토그램 데이터에 기초하여, 상위 레벨의 스테이지를 구성하는 서브 모듈의 이상 여부를 판단하는 아날로그-디지털 변환기의 테스트 방법
|
| 18 |
18
제17 항에 있어서,상기 이상 여부를 판단하는 단계는,가산기가 상기 하위 레벨의 스테이지에 대한 서브 히스토그램 데이터의 상위 비트 값의 누적 빈도 수와 하위 비트 값의 누적 빈도 수를 더하는 단계;감산기가 상기 하위 레벨의 스테이지에 대한 서브 히스토그램 데이터의 상기 하위 비트 값의 누적 빈도 수에서 상기 하위 비트 값의 누적 빈도 수를 감산하는 단계; 및제산기가 상기 가산기의 출력 값으로부터, 상기 하위 레벨의 스테이지에 대한 서브 히스토그램 데이터의 중간 비트 값의 누적 빈도 수를 나누는 단계를 포함하는 아날로그-디지털 변환기의 테스트 방법
|
| 19 |
19
제18 항에 있어서,상기 이상 여부를 판단하는 단계는, 상기 감산기의 출력 값에 기초하여 상기 서브 모듈의 서브 디지털-아날로그 변환기의 차동 비선형 오차 값을 산출하는 아날로그-디지털 변환기의 테스트 방법
|
| 20 |
20
제18 항에 있어서,상기 이상 여부를 판단하는 단계는, 상기 제산기의 출력 값으로부터 상기 서브 모듈의 서브 증폭 모듈의 이득을 산출하는 아날로그-디지털 변환기의 테스트 방법
|
