1 |
1
복수의 데이터 신호들을 기 결정된 위상 간격으로 정렬하는 데이터 신호 정렬부;상기 정렬된 데이터 신호들 간 논리 레벨의 천이를 검출하여 상기 논리 레벨의 천이 시 토글 신호를 생성하는 천이 검출부; 및상기 토글 신호를 상기 데이터 신호들을 직렬화한 직렬 데이터 신호로 변환하는 토글 신호 변환부;를 포함하는 직렬 변환기
|
2 |
2
제 1 항에 있어서,상기 데이터 신호 정렬부는:상기 복수의 데이터 신호들을 360°를 상기 데이터 신호들의 개수로 나눈 위상 차만큼 이격시켜 정렬하는 직렬 변환기
|
3 |
3
제 1 항에 있어서,상기 데이터 신호 정렬부는:상기 복수의 데이터 신호들을 RZ(Return to Zero) 방식으로 변환하면서 상기 위상 간격으로 정렬하는 직렬 변환기
|
4 |
4
제 3 항에 있어서,상기 데이터 신호 정렬부는:각각이 데이터 신호, 클럭 신호 및 리셋 신호를 입력받고, 상기 클럭 신호 및 상기 리셋 신호의 타이밍에 따라 상기 데이터 신호를 상기 RZ 방식으로 변환한 RZ 데이터 신호, 및 상기 RZ 데이터 신호를 반전시킨 반전 RZ 데이터 신호를 출력하는 복수의 플립플롭들을 포함하며,상기 복수의 플립플롭들에 입력되는 복수의 클럭 신호들은 서로 간에 상기 위상 간격에 해당하는 위상 차를 가지며,상기 복수의 플립플롭들에 입력되는 복수의 리셋 신호들은 서로 간에 상기 위상 간격에 해당하는 위상 차를 갖는 직렬 변환기
|
5 |
5
제 3 항에 있어서,상기 천이 검출부는:상기 정렬된 데이터 신호들 중 위상이 연속된 두 데이터 신호들의 논리 레벨을 동일한 타이밍에서 비교하여,위상이 앞선 데이터 신호의 논리 레벨이 0이고 위상이 뒤선 데이터 신호의 논리 레벨이 1인 경우, 양의 토글 신호를 생성하고,위상이 앞선 데이터 신호의 논리 레벨이 1이고 위상이 뒤선 데이터 신호의 논리 레벨이 0인 경우, 음의 토글 신호를 생성하는 직렬 변환기
|
6 |
6
제 4 항에 있어서,상기 천이 검출부는:각각이 상기 정렬된 데이터 신호들 중 위상이 연속된 두 데이터 신호들을 입력받되, 위상이 앞선 데이터 신호의 상기 RZ 데이터 신호 및 위상이 뒤선 데이터 신호의 상기 반전 RZ 데이터 신호를 입력받아 NAND 연산하는 복수의 제 1 NAND 게이트들;각각이 상기 정렬된 데이터 신호들 중 위상이 연속된 두 데이터 신호들을 입력받되, 위상이 앞선 데이터 신호의 상기 반전 RZ 데이터 신호 및 위상이 뒤선 데이터 신호의 상기 RZ 데이터 신호를 입력받아 NAND 연산하는 복수의 제 2 NAND 게이트들;상기 제 1 NAND 게이트들의 출력 신호를 입력받아 NAND 연산하는 제 3 NAND 게이트; 및상기 제 2 NAND 게이트들의 출력 신호를 입력받아 NAND 연산하는 제 4 NAND 게이트;를 포함하는 직렬 변환기
|
7 |
7
제 5 항에 있어서,상기 토글 신호 변환부는:상기 양의 토글 신호 및 상기 음의 토글 신호를 입력받아 상기 직렬 데이터 신호 및 상기 직렬 데이터 신호를 반전시킨 반전 직렬 데이터 신호를 출력하는 NOR 게이트 SR 래치를 포함하는 직렬 변환기
|
8 |
8
제 1 항에 있어서,상기 데이터 신호 정렬부는:상기 복수의 데이터 신호들을 RO(Return to One) 방식으로 변환하면서 상기 위상 간격으로 정렬하는 직렬 변환기
|
9 |
9
제 8 항에 있어서,상기 데이터 신호 정렬부는:각각이 데이터 신호, 클럭 신호 및 리셋 신호를 입력받고, 상기 클럭 신호 및 상기 리셋 신호의 타이밍에 따라 상기 데이터 신호를 상기 RO 방식으로 변환한 RO 데이터 신호, 및 상기 RO 데이터 신호를 반전시킨 반전 RO 데이터 신호를 출력하는 복수의 플립플롭들을 포함하며,상기 복수의 플립플롭들에 입력되는 복수의 클럭 신호들은 각각 상기 위상 간격에 해당하는 위상 차를 가지며,상기 복수의 플립플롭들에 입력되는 복수의 리셋 신호들은 각각 상기 위상 간격에 해당하는 위상 차를 갖는 직렬 변환기
|
10 |
10
제 8 항에 있어서,상기 천이 검출부는:상기 정렬된 데이터 신호들 중 위상이 연속된 두 데이터 신호들의 논리 레벨을 동일한 타이밍에서 비교하여,위상이 앞선 데이터 신호의 논리 레벨이 1이고 위상이 뒤선 데이터 신호의 논리 레벨이 0인 경우, 양의 토글 신호를 생성하고,위상이 앞선 데이터 신호의 논리 레벨이 0이고 위상이 뒤선 데이터 신호의 논리 레벨이 1인 경우, 음의 토글 신호를 생성하는 직렬 변환기
|
11 |
11
제 9 항에 있어서,상기 천이 검출부는:각각이 상기 정렬된 데이터 신호들 중 위상이 연속된 두 데이터 신호들을 입력받되, 위상이 앞선 데이터 신호의 상기 RO 데이터 신호 및 위상이 뒤선 데이터 신호의 상기 반전 RO 데이터 신호를 입력받아 NOR 연산하는 복수의 제 1 NOR 게이트들;각각이 상기 정렬된 데이터 신호들 중 위상이 연속된 두 데이터 신호들을 입력받되, 위상이 앞선 데이터 신호의 상기 반전 RO 데이터 신호 및 위상이 뒤선 데이터 신호의 상기 RO 데이터 신호를 입력받아 NOR 연산하는 복수의 제 2 NOR 게이트들;상기 제 1 NOR 게이트들의 출력 신호를 입력받아 NOR 연산하는 제 3 NOR 게이트; 및상기 제 2 NOR 게이트들의 출력 신호를 입력받아 NOR 연산하는 제 4 NOR 게이트;를 포함하는 직렬 변환기
|
12 |
12
제 10 항에 있어서,상기 토글 신호 변환부는:상기 양의 토글 신호 및 상기 음의 토글 신호를 입력받아 상기 직렬 데이터 신호 및 상기 직렬 데이터 신호를 반전시킨 반전 직렬 데이터 신호를 출력하는 NAND 게이트 SR 래치를 포함하는 직렬 변환기
|
13 |
13
각각이 데이터 신호, 클럭 신호 및 리셋 신호를 입력받고, 상기 클럭 신호 및 상기 리셋 신호의 타이밍에 따라 상기 데이터 신호를 RZ 방식으로 변환한 RZ 데이터 신호, 및 상기 RZ 데이터 신호를 반전시킨 반전 RZ 데이터 신호를 출력하는 복수의 플립플롭들;각각이 위상이 연속된 두 데이터 신호들을 입력받되, 위상이 앞선 데이터 신호의 상기 RZ 데이터 신호 및 위상이 뒤선 데이터 신호의 상기 반전 RZ 데이터 신호를 입력받아 NAND 연산하는 복수의 제 1 NAND 게이트들;각각이 위상이 연속된 두 데이터 신호들을 입력받되, 위상이 앞선 데이터 신호의 상기 반전 RZ 데이터 신호 및 위상이 뒤선 데이터 신호의 상기 RZ 데이터 신호를 입력받아 NAND 연산하는 복수의 제 2 NAND 게이트들;상기 제 1 NAND 게이트들의 출력 신호를 입력받아 NAND 연산하는 제 3 NAND 게이트;상기 제 2 NAND 게이트들의 출력 신호를 입력받아 NAND 연산하는 제 4 NAND 게이트; 및상기 제 3 NAND 게이트의 출력 신호 및 상기 제 4 NAND 게이트의 출력 신호를 입력받아 직렬 데이터 신호 및 상기 직렬 데이터 신호를 반전시킨 반전 직렬 데이터 신호를 출력하는 NOR 게이트 SR 래치를 포함하며,상기 복수의 플립플롭들에 입력되는 복수의 클럭 신호들은 서로 간에 기 결정된 위상 차를 가지며,상기 복수의 플립플롭들에 입력되는 복수의 리셋 신호들은 서로 간에 상기 기 결정된 위상 차를 갖는 직렬 변환기
|
14 |
14
각각이 데이터 신호, 클럭 신호 및 리셋 신호를 입력받고, 상기 클럭 신호 및 상기 리셋 신호의 타이밍에 따라 상기 데이터 신호를 RO 방식으로 변환한 RO 데이터 신호, 및 상기 RO 데이터 신호를 반전시킨 반전 RO 데이터 신호를 출력하는 복수의 플립플롭들;각각이 위상이 연속된 두 데이터 신호들을 입력받되, 위상이 앞선 데이터 신호의 상기 RO 데이터 신호 및 위상이 뒤선 데이터 신호의 상기 반전 RO 데이터 신호를 입력받아 NOR 연산하는 복수의 제 1 NOR 게이트들;각각이 위상이 연속된 두 데이터 신호들을 입력받되, 위상이 앞선 데이터 신호의 상기 반전 RO 데이터 신호 및 위상이 뒤선 데이터 신호의 상기 RO 데이터 신호를 입력받아 NOR 연산하는 복수의 제 2 NOR 게이트들;상기 제 1 NOR 게이트들의 출력 신호를 입력받아 NOR 연산하는 제 3 NOR 게이트;상기 제 2 NOR 게이트들의 출력 신호를 입력받아 NOR 연산하는 제 4 NOR 게이트; 및상기 제 3 NOR 게이트의 출력 신호 및 상기 제 4 NOR 게이트의 출력 신호를 입력받아 직렬 데이터 신호 및 상기 직렬 데이터 신호를 반전시킨 반전 직렬 데이터 신호를 출력하는 NAND 게이트 SR 래치를 포함하며,상기 복수의 플립플롭들에 입력되는 복수의 클럭 신호들은 서로 간에 기 결정된 위상 차를 가지며,상기 복수의 플립플롭들에 입력되는 복수의 리셋 신호들은 서로 간에 상기 기 결정된 위상 차를 갖는 직렬 변환기
|
15 |
15
복수의 데이터 신호들을 기 결정된 위상 간격으로 정렬하는 데이터 신호 정렬부, 상기 정렬된 데이터 신호들 간 논리 레벨의 천이를 검출하여 상기 논리 레벨의 천이 시 토글 신호를 생성하는 천이 검출부, 및 상기 토글 신호를 상기 데이터 신호들을 직렬화한 직렬 데이터 신호로 변환하는 토글 신호 변환부를 포함하는 직렬 변환기;상기 직렬 데이터 신호의 채널 손실을 보상하는 출력 드라이버; 및상기 토글 신호를 입력받아 상기 토글 신호가 인가되는 구간에서 강조 신호를 생성하고, 상기 강조 신호를 상기 출력 드라이버로부터 출력되는 출력 신호에 중첩시키는 프리-엠퍼시스부;를 포함하는 데이터 송신 장치
|
16 |
16
제 15 항에 있어서,상기 데이터 신호 정렬부는:상기 복수의 데이터 신호들을 RZ(Return to Zero) 방식으로 변환하면서 상기 위상 간격으로 정렬하는 데이터 송신 장치
|
17 |
17
제 16 항에 있어서,상기 데이터 신호 정렬부는:각각이 데이터 신호, 클럭 신호 및 리셋 신호를 입력받고, 상기 클럭 신호 및 상기 리셋 신호의 타이밍에 따라 상기 데이터 신호를 상기 RZ 방식으로 변환한 RZ 데이터 신호, 및 상기 RZ 데이터 신호를 반전시킨 반전 RZ 데이터 신호를 출력하는 복수의 플립플롭들을 포함하며,상기 복수의 플립플롭들에 입력되는 복수의 클럭 신호들은 서로 간에 상기 위상 간격에 해당하는 위상 차를 가지며,상기 복수의 플립플롭들에 입력되는 복수의 리셋 신호들은 서로 간에 상기 위상 간격에 해당하는 위상 차를 갖는 데이터 송신 장치
|
18 |
18
제 16 항에 있어서,상기 천이 검출부는:상기 정렬된 데이터 신호들 중 위상이 연속된 두 데이터 신호들의 논리 레벨을 동일한 타이밍에서 비교하여,위상이 앞선 데이터 신호의 논리 레벨이 0이고 위상이 뒤선 데이터 신호의 논리 레벨이 1인 경우, 양의 토글 신호를 생성하고,위상이 앞선 데이터 신호의 논리 레벨이 1이고 위상이 뒤선 데이터 신호의 논리 레벨이 0인 경우, 음의 토글 신호를 생성하는 데이터 송신 장치
|
19 |
19
제 17 항에 있어서,상기 천이 검출부는:각각이 상기 정렬된 데이터 신호들 중 위상이 연속된 두 데이터 신호들을 입력받되, 위상이 앞선 데이터 신호의 상기 RZ 데이터 신호 및 위상이 뒤선 데이터 신호의 상기 반전 RZ 데이터 신호를 입력받아 NAND 연산하는 복수의 제 1 NAND 게이트들;각각이 상기 정렬된 데이터 신호들 중 위상이 연속된 두 데이터 신호들을 입력받되, 위상이 앞선 데이터 신호의 상기 반전 RZ 데이터 신호 및 위상이 뒤선 데이터 신호의 상기 RZ 데이터 신호를 입력받아 NAND 연산하는 복수의 제 2 NAND 게이트들;상기 제 1 NAND 게이트들의 출력 신호를 입력받아 NAND 연산하는 제 3 NAND 게이트; 및상기 제 2 NAND 게이트들의 출력 신호를 입력받아 NAND 연산하는 제 4 NAND 게이트;를 포함하는 데이터 송신 장치
|
20 |
20
제 18 항에 있어서,상기 토글 신호 변환부는:상기 양의 토글 신호 및 상기 음의 토글 신호를 입력받아 상기 직렬 데이터 신호 및 상기 직렬 데이터 신호를 반전시킨 반전 직렬 데이터 신호를 출력하는 NOR 게이트 SR 래치를 포함하는 데이터 송신 장치
|
21 |
21
제 15 항에 있어서,상기 데이터 신호 정렬부는:상기 복수의 데이터 신호들을 RO(Return to One) 방식으로 변환하면서 상기 위상 간격으로 정렬하는 데이터 송신 장치
|
22 |
22
제 21 항에 있어서,상기 데이터 신호 정렬부는:각각이 데이터 신호, 클럭 신호 및 리셋 신호를 입력받고, 상기 클럭 신호 및 상기 리셋 신호의 타이밍에 따라 상기 데이터 신호를 상기 RO 방식으로 변환한 RO 데이터 신호, 및 상기 RO 데이터 신호를 반전시킨 반전 RO 데이터 신호를 출력하는 복수의 플립플롭들을 포함하며,상기 복수의 플립플롭들에 입력되는 복수의 클럭 신호들은 각각 상기 위상 간격에 해당하는 위상 차를 가지며,상기 복수의 플립플롭들에 입력되는 복수의 리셋 신호들은 각각 상기 위상 간격에 해당하는 위상 차를 갖는 데이터 송신 장치
|
23 |
23
제 21 항에 있어서,상기 천이 검출부는:상기 정렬된 데이터 신호들 중 위상이 연속된 두 데이터 신호들의 논리 레벨을 동일한 타이밍에서 비교하여,위상이 앞선 데이터 신호의 논리 레벨이 1이고 위상이 뒤선 데이터 신호의 논리 레벨이 0인 경우, 양의 토글 신호를 생성하고,위상이 앞선 데이터 신호의 논리 레벨이 0이고 위상이 뒤선 데이터 신호의 논리 레벨이 1인 경우, 음의 토글 신호를 생성하는 데이터 송신 장치
|
24 |
24
제 22 항에 있어서,상기 천이 검출부는:각각이 상기 정렬된 데이터 신호들 중 위상이 연속된 두 데이터 신호들을 입력받되, 위상이 앞선 데이터 신호의 상기 RO 데이터 신호 및 위상이 뒤선 데이터 신호의 상기 반전 RO 데이터 신호를 입력받아 NOR 연산하는 복수의 제 1 NOR 게이트들;각각이 상기 정렬된 데이터 신호들 중 위상이 연속된 두 데이터 신호들을 입력받되, 위상이 앞선 데이터 신호의 상기 반전 RO 데이터 신호 및 위상이 뒤선 데이터 신호의 상기 RO 데이터 신호를 입력받아 NOR 연산하는 복수의 제 2 NOR 게이트들;상기 제 1 NOR 게이트들의 출력 신호를 입력받아 NOR 연산하는 제 3 NOR 게이트; 및상기 제 2 NOR 게이트들의 출력 신호를 입력받아 NOR 연산하는 제 4 NOR 게이트;를 포함하는 데이터 송신 장치
|
25 |
25
제 23 항에 있어서,상기 토글 신호 변환부는:상기 양의 토글 신호 및 상기 음의 토글 신호를 입력받아 상기 직렬 데이터 신호 및 상기 직렬 데이터 신호를 반전시킨 반전 직렬 데이터 신호를 출력하는 NAND 게이트 SR 래치를 포함하는 데이터 송신 장치
|
26 |
26
제 18 항에 있어서,상기 프리-엠퍼시스부는:논리 레벨 1에 대응하는 전위를 갖는 제 1 전원단과 논리 레벨 0에 대응하는 전위를 갖는 제 2 전원단 사이에서 서로 직렬로 연결된 제 1 NMOS 및 제 2 NMOS; 및상기 제 1 전원단과 상기 제 2 전원단 사이에서 서로 직렬로 연결된 제 3 NMOS 및 제 4 NMOS를 포함하며,상기 제 1 NMOS 및 상기 제 4 NMOS는 상기 양의 토글 신호를 입력받아 개폐가 제어되고,상기 제 2 NMOS 및 상기 제 3 NMOS는 상기 음의 토글 신호를 입력받아 개폐가 제어되는 데이터 송신 장치
|
27 |
27
제 23 항에 있어서,상기 프리-엠퍼시스부는:논리 레벨 1에 대응하는 전위를 갖는 제 1 전원단과 논리 레벨 0에 대응하는 전위를 갖는 제 2 전원단 사이에서 서로 직렬로 연결된 제 1 PMOS 및 제 2 PMOS; 및상기 제 1 전원단과 상기 제 2 전원단 사이에서 서로 직렬로 연결된 제 3 PMOS 및 제 4 PMOS를 포함하며,상기 제 1 PMOS 및 상기 제 4 PMOS는 상기 양의 토글 신호를 입력받아 개폐가 제어되고,상기 제 2 PMOS 및 상기 제 3 PMOS는 상기 음의 토글 신호를 입력받아 개폐가 제어되는 데이터 송신 장치
|