| 1 |
1
풀-업 트랜지스터 및 풀-다운 트랜지스터를 포함하는 인버터; 및상기 인버터의 입력단을 사전-충전하는지 또는 상기 입력단으로 인가되는 신호를 감지하는지 여부에 따라 상기 풀-업 트랜지스터와 상기 풀-다운 트랜지스터 간의 연결 관계를 변경하되, 상기 입력단의 사전-충전 시 상기 풀-업 트랜지스터와 상기 풀-다운 트랜지스터 간의 직렬 연결을 분리하여 상기 풀-업 트랜지스터를 통해 상기 입력단을 사전-충전시키고, 상기 신호의 감지 시 상기 풀-업 트랜지스터와 상기 풀-다운 트랜지스터를 직렬로 연결하여 상기 인버터를 구성하는 스위칭부;를 포함하는 감지 증폭기
|
| 2 |
2
제 1 항에 있어서,상기 스위칭부는:상기 입력단의 사전-충전 시, 상기 풀-업 트랜지스터를 다이오드 연결시키고,상기 신호의 감지 시, 상기 풀-업 트랜지스터와 상기 풀-다운 트랜지스터를 직렬로 연결하는 감지 증폭기
|
| 3 |
3
제 2 항에 있어서,상기 스위칭부는:상기 입력단을 사전-충전하는 경우, 상기 풀-업 트랜지스터와 상기 풀-다운 트랜지스터 간의 직렬 연결을 분리하고, 상기 풀-업 트랜지스터를 다이오드 연결시키는 감지 증폭기
|
| 4 |
4
제 2 항에 있어서,상기 스위칭부는:상기 신호를 감지하는 경우, 상기 풀-업 트랜지스터의 다이오드 연결을 해제하고, 상기 풀-업 트랜지스터와 상기 풀-다운 트랜지스터를 직렬로 연결하는 감지 증폭기
|
| 5 |
5
풀-업 트랜지스터 및 풀-다운 트랜지스터를 포함하는 인버터; 및상기 인버터의 입력단을 사전-충전하는지 또는 상기 입력단으로 인가되는 신호를 감지하는지 여부에 따라 상기 풀-업 트랜지스터와 상기 풀-다운 트랜지스터 간의 연결 관계를 변경하는 스위칭부를 포함하고,상기 풀-업 트랜지스터 및 상기 풀-다운 트랜지스터는 각각 PMOS 및 NMOS이며,상기 스위칭부는:상기 PMOS의 드레인과 게이트 사이에 연결된 제 1 스위치; 및상기 PMOS의 드레인과 상기 NMOS의 드레인 사이에 연결된 제 2 스위치;를 포함하는 감지 증폭기
|
| 6 |
6
풀-업 트랜지스터 및 풀-다운 트랜지스터를 포함하는 인버터; 및상기 인버터의 입력단을 사전-충전하는지 또는 상기 입력단으로 인가되는 신호를 감지하는지 여부에 따라 상기 풀-업 트랜지스터와 상기 풀-다운 트랜지스터 간의 연결 관계를 변경하는 스위칭부를 포함하고,상기 풀-업 트랜지스터 및 상기 풀-다운 트랜지스터는 각각 PNP 타입 BJT 및 NPN 타입 BJT이며,상기 스위칭부는:상기 PNP 타입 BJT의 컬렉터와 베이스 사이에 연결된 제 1 스위치; 및상기 PNP 타입 BJT의 컬렉터와 NPN 타입 BJT의 컬렉터 사이에 연결된 제 2 스위치;를 포함하는 감지 증폭기
|
| 7 |
7
제 5 항에 있어서,상기 제 1 스위치는 상기 입력단의 사전-충전 시 닫히고, 상기 신호의 감지 시 열리며,상기 제 2 스위치는 상기 입력단의 사전-충전 시 열리고, 상기 신호의 감지 시 닫히는 감지 증폭기
|
| 8 |
8
제 6 항에 있어서,상기 제 1 스위치는 상기 입력단의 사전-충전 시 닫히고, 상기 신호의 감지 시 열리며,상기 제 2 스위치는 상기 입력단의 사전-충전 시 열리고, 상기 신호의 감지 시 닫히는 감지 증폭기
|
| 9 |
9
풀-업 트랜지스터 및 풀-다운 트랜지스터를 포함하는 인버터; 및상기 인버터의 입력단을 사전-충전하는지 또는 상기 입력단으로 인가되는 신호를 감지하는지 여부에 따라 상기 풀-업 트랜지스터와 상기 풀-다운 트랜지스터 간의 연결 관계를 변경하는 스위칭부를 포함하고,상기 스위칭부는:상기 입력단의 사전-충전 시, 상기 풀-업 트랜지스터를 다이오드 연결시켜 상기 입력단을 상기 인버터의 구동 전압에서 상기 풀-업 트랜지스터의 임계 전압을 차감한 전압만큼 충전시키는 감지 증폭기
|
| 10 |
10
제 1 항, 제 5 항, 제 6 항 및 제 9 항 중 어느 한 항에 있어서,상기 입력단의 사전-충전 시, 상기 인버터의 출력단을 논리 레벨 0에 해당하는 전압으로 유지시키는 보조 풀-다운 트랜지스터를 더 포함하는 감지 증폭기
|
| 11 |
11
제 10 항에 있어서,상기 보조 풀-다운 트랜지스터는:상기 출력단에 션트(shunt)로 연결된 NMOS 또는 NPN 타입 BJT를 포함하는 감지 증폭기
|
| 12 |
12
제 11 항에 있어서,상기 NMOS 또는 상기 NPN 타입 BJT는 상기 입력단의 사전-충전 시 온되고, 상기 신호의 감지 시 오프되는 감지 증폭기
|
| 13 |
13
제 1 항, 제 5 항, 제 6 항 및 제 9 항 중 어느 한 항에 있어서,상기 인버터의 출력단에 종속 접속되는 추가 인버터를 더 포함하는 감지 증폭기
|
| 14 |
14
PMOS로 구성된 풀-업 트랜지스터 및 NMOS로 구성된 풀-다운 트랜지스터를 포함하는 인버터;상기 PMOS의 드레인과 게이트 사이에 연결된 제 1 스위치; 및상기 PMOS의 드레인과 상기 NMOS의 드레인 사이에 연결된 제 2 스위치;를 포함하는 감지 증폭기
|
| 15 |
15
제 14 항에 있어서,상기 인버터의 입력단을 사전-충전하는 경우, 상기 제 1 스위치는 닫히고 상기 제 2 스위치는 열리며,상기 입력단으로 인가되는 신호를 감지하는 경우, 상기 제 1 스위치는 열리고 상기 제 2 스위치는 닫히는 감지 증폭기
|
| 16 |
16
제 14 항에 있어서,상기 인버터의 출력단과 논리 레벨 0에 해당하는 전위를 갖는 전원단 사이에 연결된 보조 풀-다운 트랜지스터를 더 포함하는 감지 증폭기
|
| 17 |
17
제 16 항에 있어서,상기 보조 풀-다운 트랜지스터는 상기 인버터의 입력단을 사전-충전하는 경우 온되고, 상기 입력단으로 인가되는 신호를 감지하는 경우 오프되는 감지 증폭기
|
| 18 |
18
제 14 항에 있어서,상기 인버터의 출력단에 종속 접속되는 추가 인버터를 더 포함하는 감지 증폭기
|
| 19 |
19
데이터를 기억하는 다수의 기억 소자들; 및상기 기억 소자들에 연결되어 상기 데이터에 대응하는 신호를 감지하는 감지 증폭기를 포함하되, 상기 감지 증폭기는: 풀-업 트랜지스터 및 풀-다운 트랜지스터를 포함하는 인버터; 및 상기 인버터의 입력단을 사전-충전하는지 또는 상기 입력단으로 인가되는 신호를 감지하는지 여부에 따라 상기 풀-업 트랜지스터와 상기 풀-다운 트랜지스터 간의 연결 관계를 변경하되, 상기 입력단의 사전-충전 시 상기 풀-업 트랜지스터와 상기 풀-다운 트랜지스터 간의 직렬 연결을 분리하여 상기 풀-업 트랜지스터를 통해 상기 입력단을 사전-충전시키고, 상기 신호의 감지 시 상기 풀-업 트랜지스터와 상기 풀-다운 트랜지스터를 직렬로 연결하여 상기 인버터를 구성하는 스위칭부;를 포함하는 반도체 메모리 장치
|
| 20 |
20
제 19 항에 있어서,상기 기억 소자들은 DRAM 셀 어레이 및 SRAM 셀 어레이 중 적어도 하나를 포함하는 반도체 메모리 장치
|
