| 1 |
1
제어 전압에 따라 입력 클록의 지연시간을 가변시켜 출력하는 지연 블록; 그리고상기 가변 지연 블록에 연결되어 지연된 클록의 지연시간에 대응하는 주파수의 펄스를 생성하는 펄스 생성 블록을 포함하는 UWB 장치
|
| 2 |
2
제1 항에 있어서,상기 UWB 장치는 신호 간섭을 피하기 위해서 생성하는 펄스의 주파수를 변경시키는 UWB 장치
|
| 3 |
3
제1 항에 있어서,상기 가변 지연 블록은 직렬로 연결된 복수 개의 가변지연 셀을 포함하고,상기 복수 개의 가변지연 셀 각각은:입력 신호를 지연시키는 인버터; 그리고,상기 인버터의 지연시간을 조절하는 지연조절 수단을 포함하는 UWB 장치
|
| 4 |
4
제3 항에 있어서,상기 지연조절 수단은:상기 인버터의 PMOS 트랜지스터의 소스/드레인 및 Vdd에 연결된 지연조절 PMOS 트랜지스터; 그리고,상기 인버터의 NMOS 트랜지스터의 소스/드레인 및 GND에 연결된 지연조절 NMOS 트랜지스터를 포함하는 UWB 장치
|
| 5 |
5
제4 항에 있어서,상기 지연조절 PMOS 트랜지스터의 게이트 및 상기 지연조절 NMOS 트랜지스터의 게이트에 인가되는 전압을 조절하는 제어부를 더 포함하는 UWB 장치
|
| 6 |
6
제3 항 내지 제5 항 중 어느 한 항에 있어서,상기 펄스 생성 블록은:제1 그룹의 복수 개의 단위 펄스 생성기와 제2 그룹의 복수 개의 단위 펄스 생성기를 포함하고,제1 그룹의 단위 펄스 생성기와 제2 그룹의 단위 펄스 생성기는 교대로 연결되며, 제1 그룹의 단위 펄스 생성기는 직렬로 연결된 제1 PMOS 트랜지스터 및 제2 PMOS 트랜지스터를 포함하고,제2 그룹의 단위 펄스 생성기는 직렬로 연결된 제1 NMOS 트랜지스터 및 제2 NMOS 트랜지스터를 포함하는 UWB 장치
|
| 7 |
7
제6 항에 있어서,상기 제1 PMOS 트랜지스터의 게이트와 상기 제2 NMOS 트랜지스터의 게이트는 서로 연결되어 입력단을 형성하고,상기 제1 PMOS 트랜지스터의 드레인은 Vdd에 연결되고, 상기 제2 NMOS 트랜지스터의 소스는 GND에 연결되고,상기 제2 PMOS 트랜지스터의 소스 및 상기 제2 NMOS 트랜지스터의 드레인은 서로 연결되어 출력단을 형성하는 UWB 장치
|
| 8 |
8
제7 항에 있어서,상기 펄스 생성 블록의 입력단들에는 상기 가변지연 블록의 가변지연 셀의 출력들이 각각 연결되는 UWB 장치
|
| 9 |
9
UWB 통신의 신호 회피 방법에 있어서,신호간섭이 발생할 경우 기준 클록의 지연시간을 변경시켜 신호간섭이 일어나지 않는 주파수 대역의 송신 펄스를 생성 및 송신하는 UWB 통신의 신호 회피 방법
|
| 10 |
10
UWB 통신의 펄스 생성 방법에 있어서,기준 클록을 직렬로 연결된 지연 셀 들에 제공하는 단계; 그리고,상기 지연 셀 들 각각의 출력을 펄스 생성기의 입력으로 하여 송신 펄스를 생성하는 단계를 포함하고,상기 지연 셀 들 각각은 제어 신호에 응답하여 입력되는 신호의 지연시간을 변경시키고, 상기 펄스 생성기는 변경된 지연시간에 대응하는 주파수를 갖는 펄스 신호를 생성하는UWB 통신의 펄스 생성 방법
|
