요약 | 본 발명은 적층형 세라믹 커패시터에 관한 것이다.본 발명의 적층형 세라믹 커패시터는 압전 세라믹으로 구성되는 복수개의 유전체층과 상기 유전체층과 상호 교대로 적층되어 있는 복수개의 내부전극층을 포함하는 세라믹 본체부; 상기 세라믹 본체부의 상, 하부에 도포되어 있는 커버층; 및 상기 세라믹 본체부의 양측에 수직으로 접해있고 외부로 노출되어있는 제1 및 제 2 외부전극층;을 포함하며, 상기 유전체층은 일정한 방향으로 분극 처리된 것을 특징으로 한다.본 발명의 적층형 세라믹 커패시터는 분극 처리로 인하여 인접한 각 유전체층에 전압이 반대방향으로 인가되므로, 압전효과가 각 층에서 반대로 나타나 전체적으로 변형이 상쇄되어, 진동 및 소음을 감소시킬 수 있는 효과가 있다. |
---|---|
Int. CL | H01G 4/12 (2006.01) H01G 4/30 (2006.01) H01G 4/005 (2006.01) |
CPC | H01G 4/1209(2013.01) H01G 4/1209(2013.01) H01G 4/1209(2013.01) |
출원번호/일자 | 1020150139980 (2015.10.05) |
출원인 | 연세대학교 산학협력단 |
등록번호/일자 | |
공개번호/일자 | 10-2015-0123200 (2015.11.03) 문서열기 |
공고번호/일자 | 문서열기 |
국제출원번호/일자 | |
국제공개번호/일자 | |
우선권정보 | |
법적상태 | 등록 |
심사진행상태 | 수리 |
심판사항 | |
구분 | 신규 |
원출원번호/일자 | 10-2014-0047966 (2014.04.22) |
관련 출원번호 | 1020140047966 |
심사청구여부/일자 | Y (2015.10.05) |
심사청구항수 | 4 |