| 1 |
1
순환 구조로 연결되고 인에이블(enable) 신호에 따라 동작하는 복수의 제1 지연 셀을 포함하는 제1 게이티드 링오실레이터(gated ring oscillator);순환 구조로 연결되고 상기 인에이블 신호에 따라 동작하는 복수의 제2 지연 셀을 포함하는 제2 게이티드 링오실레이터;상기 제1 게이티드 링오실레이터에서 순환하는 제1 순환 신호에 대해 소정의 위상 차를 갖도록, 상기 제2 지연 셀들 중 서로 다른 두 개의 출력 신호를 이용하여 상기 제2 게이티드 링오실레이터에서 순환하는 제2 순환 신호의 위상을 조절하는 위상 조절부; 및상기 복수의 제1 지연 셀 및 상기 복수의 제2 지연 셀의 출력 신호들을 샘플링하여 상기 인에이블 신호의 지속 시간에 대응하는 디지털 값을 출력하는 디지털 변환부를 포함하는 시간 디지털 변환기
|
| 2 |
2
제1 항에 있어서,상기 위상 조절부는, 상기 제2 순환 신호를 하나의 제2 지연 셀의 지연 시간의 1/2 만큼 지연시키는 시간 디지털 변환기
|
| 3 |
3
제1 항에 있어서,상기 위상 조절부는, 상기 제2 게이티드 링오실레이터의 인접하는 두 개의 제2 지연 셀의 출력 신호들의 위상을 보간하여 상기 제2 순환 신호의 위상을 조절하는 위상 보간부를 포함하는 시간 디지털 변환기
|
| 4 |
4
순환 구조로 연결되고 인에이블 신호에 따라 동작하는 복수의 제1 지연 셀을 포함하는 제1 게이티드 링오실레이터;순환 구조로 연결되고 상기 인에이블 신호에 따라 동작하는 복수의 제2 지연 셀을 포함하는 제2 게이티드 링오실레이터;상기 제1 게이티드 링오실레이터에서 순환하는 제1 순환 신호에 대해 소정의 위상 차를 갖도록, 상기 제2 게이티드 링오실레이터에서 순환하는 제2 순환 신호의 위상을 조절하는 위상 조절부;상기 복수의 제1 지연 셀 및 상기 복수의 제2 지연 셀의 출력 신호들을 샘플링하여 상기 인에이블 신호의 지속 시간에 대응하는 디지털 값을 출력하는 디지털 변환부; 및상기 제2 지연 셀의 출력 신호들에 대응하는 상기 제1 지연 셀의 출력 신호들을 상기 위상 조절부의 지연 시간만큼 지연시키는 더미 지연부를 더 포함하는 시간 디지털 변환기
|
| 5 |
5
제4 항에 있어서,상기 위상 조절부에 의해 위상 조절된 변위 신호와, 상기 더미 지연부에 의해 지연된 지연 신호 간의 위상을 비교하여 위상 비교 신호를 출력하는 위상 비교부; 및상기 위상 비교 신호에 따라 상기 제1 게이티드 링오실레이터 및 상기 제2 게이티드 링오실레이터 중의 적어도 하나의 지연 시간을 제어하는 지연 제어부를 더 포함하는 시간 디지털 변환기
|
| 6 |
6
제1 항에 있어서,상기 디지털 변환부는,상기 인에이블 신호의 지속 시간 동안 상기 복수의 제1 지연 셀 및 상기 복수의 제2 지연 셀의 출력 신호들의 에지(edge)를 카운트한 값을 더하여 상기 디지털 값을 출력하는 시간 디지털 변환기
|
| 7 |
7
제1 항에 있어서,상기 제1 지연 셀 및 상기 제2 지연 셀은, 인버터(inverter)를 포함하는 시간 디지털 변환기
|
| 8 |
8
제1 항에 있어서,제1 입력 신호 및 제2 입력 신호의 에지를 이용하여 상기 인에이블 신호를 생성하는 인에이블신호 생성부를 더 포함하는 시간 디지털 변환기
|
| 9 |
9
제1 항에 있어서,상기 복수의 제1 지연 셀 및 상기 복수의 제2 지연 셀 중의 적어도 하나는,코어 트랜지스터;상기 코어 트랜지스터의 게이트에 연결되어 상기 인에이블 신호에 따라 상기 코어 트랜지스터를 스위칭하는 스위치 트랜지스터; 및상기 인에이블 신호에 따라 다른 지연 셀의 출력 신호를 상기 코어 트랜지스터의 게이트로 전송하는 전송 게이트를 포함하는 시간 디지털 변환기
|
| 10 |
10
순환 구조로 연결되고 인에이블(enable) 신호에 따라 동작하는 복수의 제1 지연 셀을 포함하는 제1 게이티드 링오실레이터(gated ring oscillator);순환 구조로 연결되고 상기 인에이블 신호에 따라 동작하며 상기 제1 게이티드 링오실레이터의 제1 순환 신호에 대해 소정의 위상 차를 갖는 제2 순환 신호를 순환시키는 복수의 제2 지연 셀을 포함하는 제2 게이티드 링오실레이터;상기 복수의 제1 지연 셀 및 상기 복수의 제2 지연 셀의 출력 신호들을 샘플링하여 상기 인에이블 신호의 지속 시간에 대응하는 디지털 값을 출력하는 디지털 변환부; 및상기 제2 지연 셀들 중 서로 다른 두 개의 출력 신호의 위상을 보간하여 상기 제2 순환 신호의 위상을 조절하는 위상 조절부를 포함하는 시간 디지털 변환기
|
| 11 |
11
제10 항에 있어서,상기 위상 조절부는, 상기 제2 순환 신호를 하나의 제2 지연 셀의 지연 시간의 1/2 만큼 지연시키는 시간 디지털 변환기
|
| 12 |
12
제11 항에 있어서,상기 위상 조절부는, 상기 제2 게이티드 링오실레이터의 인접하는 두 개의 제2 지연 셀의 출력 신호들의 위상을 보간하여 상기 제2 순환 신호의 위상을 조절하는 위상 보간부를 포함하는 시간 디지털 변환기
|
| 13 |
13
순환 구조로 연결되고 인에이블 신호에 따라 동작하는 복수의 제1 지연 셀을 포함하는 제1 게이티드 링오실레이터;순환 구조로 연결되고 상기 인에이블 신호에 따라 동작하여 상기 제1 게이티드 링오실레이터의 제1 순환 신호에 대해 소정의 위상 차를 갖는 제2 순환 신호를 순환시키는 복수의 제2 지연 셀을 포함하는 제2 게이티드 링오실레이터;상기 복수의 제1 지연 셀 및 상기 복수의 제2 지연 셀의 출력 신호들을 샘플링하여 상기 인에이블 신호의 지속 시간에 대응하는 디지털 값을 출력하는 디지털 변환부;상기 제2 순환 신호를 하나의 제2 지연 셀의 지연 시간의 1/2 만큼 지연시키는 위상 조절부; 및상기 제2 지연 셀의 출력 신호들에 대응하는 상기 제1 지연 셀의 출력 신호들을 상기 위상 조절부의 지연 시간만큼 지연시키는 더미 지연부를 포함하는 시간 디지털 변환기
|
| 14 |
14
순환 구조로 연결되고 인에이블 신호에 따라 동작하는 복수의 제1 지연 셀을 포함하는 제1 게이티드 링오실레이터;순환 구조로 연결되고 상기 인에이블 신호에 따라 동작하며 상기 제1 게이티드 링오실레이터의 제1 순환 신호에 대해 소정의 위상 차를 갖는 제2 순환 신호를 순환시키는 복수의 제2 지연 셀을 포함하는 제2 게이티드 링오실레이터;상기 복수의 제1 지연 셀 및 상기 복수의 제2 지연 셀의 출력 신호들을 샘플링하여 상기 인에이블 신호의 지속 시간에 대응하는 디지털 값을 출력하는 디지털 변환부;상기 제2 순환 신호를 하나의 제2 지연 셀의 지연 시간의 1/2 만큼 지연시키는 위상 조절부;상기 제2 지연 셀의 출력 신호들에 대응하는 상기 제1 지연셀의 출력 신호들을 상기 위상 조절부의 지연 시간만큼 지연시키는 더미 지연부;상기 위상 조절부에 의해 위상 조절된 변위 신호와, 상기 더미 지연부에 의해 지연된 지연 신호 간의 위상을 비교하여 위상 비교 신호를 출력하는 위상 비교부; 및상기 위상 비교 신호에 따라 상기 제1 게이티드 링오실레이터 및 상기 제2 게이티드 링오실레이터 중의 적어도 하나의 지연 시간을 제어하는 지연 제어부를 더 포함하는 시간 디지털 변환기
|
| 15 |
15
제10 항에 있어서,상기 디지털 변환부는, 상기 인에이블 신호의 지속 시간 동안 상기 복수의 제1 지연 셀 및 상기 복수의 제2 지연 셀의 출력 신호들의 에지(edge)를 카운트한 값을 더하여 상기 디지털 값을 출력하는 시간 디지털 변환기
|
| 16 |
16
제10 항에 있어서,상기 제1 지연 셀 및 상기 제2 지연 셀은, 인버터(inverter)를 포함하는 시간 디지털 변환기
|
| 17 |
17
제10 항에 있어서,제1 입력 신호 및 제2 입력 신호의 에지를 이용하여 상기 인에이블 신호를 생성하는 인에이블신호 생성부를 더 포함하는 시간 디지털 변환기
|
| 18 |
18
제10 항에 있어서,상기 복수의 제1 지연 셀 및 상기 복수의 제2 지연 셀 중의 적어도 하나는,코어 트랜지스터;상기 코어 트랜지스터의 게이트에 연결되어 상기 인에이블 신호에 따라 상기 코어 트랜지스터를 스위칭하는 스위치 트랜지스터; 및상기 인에이블 신호에 따라 다른 지연 셀의 출력 신호를 상기 코어 트랜지스터의 게이트로 전송하는 전송 게이트를 포함하는 시간 디지털 변환기
|
