| 1 |
1
적층되는 복수의 반도체 칩;상기 복수의 반도체 칩 간에 신호들을 전달하며, 다수의 행과 열을 이루도록 배열되는 복수개의 관통 전극;적어도 일부의 관통 전극들과 일대일로 연결되고, 상기 신호들 각각을 서로 다른 관통 전극으로 스위칭하는 스위치들; 및상기 신호들을 상기 스위치들로 입력하거나 상기 스위치들로부터 입력받는 신호 포트들을 포함하며,적어도 하나의 신호 포트는, 제1 행에 배열된 관통 전극들 중 하나의 관통 전극을 사이에 두고 양측에 배열된 2개의 제1 관통 전극에 대응하는 2개의 제1 스위치, 및 상기 제1 행 혹은 상기 제1 행과 이웃하는 제2 행에 배열된 관통 전극들 중 상기 하나의 관통 전극과 같은 열에 배열된 2개의 제2 관통 전극에 연결된 2개의 제2 스위치로 동시에 신호를 입력하거나, 상기 제1 스위치 및 상기 제2 스위치 중 어느 하나로부터 신호를 입력받는 반도체 장치
|
| 2 |
2
제1 항에 있어서,상기 제2 관통 전극은, 상기 2개의 제1 관통 전극 모두에 대하여 동시에 대각선 위치에 배열된 관통 전극이거나, 상기 2개의 제1 관통 전극 사이에 배열된 상기 하나의 관통 전극인 반도체 장치
|
| 3 |
3
제1 항에 있어서,상기 하나의 관통 전극이 양끝 행에 배열되지 않은 관통 전극인 경우, 상기 제2 관통 전극은, 상기 하나의 관통 전극과 동일한 열에 배열되는 동시에 상기 하나의 관통 전극을 사이에 두고 상기 제1 행의 양측으로 이웃하는 2개의 제2 행에 배열된 2개의 관통 전극인 반도체 장치
|
| 4 |
4
제1 항에 있어서,상기 하나의 관통 전극이 양끝 행에 배열된 관통 전극인 경우, 상기 제2 관통 전극은 상기 하나의 관통 전극 및 상기 하나의 관통 전극과 동일한 열에 배열되는 동시에 상기 하나의 관통 전극과 이웃하는 하나의 제2 행에 배열된 관통 전극을 포함하는 반도체 장치
|
| 5 |
5
제1 항에 있어서,상기 제1 스위치는 상기 복수개의 관통 전극 중 첫 열과 마지막 열에 배치된 관통 전극과 신호 포트 간을 연결하는 퓨즈(fuze)를 포함하는 반도체 장치
|
| 6 |
6
제1 항에 있어서,하나의 신호 포트에 연결 가능한 4개의 관통 전극들의 그룹인 관통 전극 그룹은 'T자' 형, '◇' 형 및 '뒤집힌 T자' 형 중 어느 하나의 2차원 배열 구조를 갖는 반도체 장치
|
| 7 |
7
제6 항에 있어서,적어도 하나의 관통 전극은 서로 다른 관통 전극 그룹에 중복하여 소속되며,상기 관통 전극 그룹은 하나의 신호 포트에 연결될 수 있는 4개의 관통 전극들의 그룹인 반도체 장치
|
| 8 |
8
제7 항에 있어서,상기 스위치들 각각은 상기 관통 전극 그룹에 속하는 4개의 관통 전극들 중 어느 하나를 선택하여, 선택한 관통 전극과 상기 하나의 신호 포트 간을 연결하는 반도체 장치
|
