맞춤기술찾기

홈으로 가기
맞춤기술찾기
이전대상기술
프린트하기

이전대상기술

열전 반도체 모듈 및 이의 제조방법

  • 기술번호 : KST2015129835
  • 담당센터 : 부산기술혁신센터
  • 전화번호 : 051-606-6561
상담신청 PDF 받기
요약, Int. CL, CPC, 출원번호/일자, 출원인, 등록번호/일자, 공개번호/일자, 공고번호/일자, 국제출원번호/일자, 국제공개번호/일자, 우선권정보, 법적상태, 심사진행상태, 심판사항, 구분, 원출원번호/일자, 관련 출원번호, 기술이전 희망, 심사청구여부/일자, 심사청구항수의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 서지정보 표입니다.
요약 본 발명은 열전 반도체 소자; 상기 열전 반도체 소자와 연결되는 금속전극; 상기 열전 반도체 소자와 상기 금속전극의 사이에 위치하는 접착층; 및 상기 접착층과 상기 열전 반도체 소자의 사이에 위치하는 확산 방지층을 포함하고, 상기 확산 방지층은 전기화학적 방법에 의해 전착되는 것을 특징으로 하는 열전 반도체 모듈 및 이의 제조방법에 관한 것으로, 확산 방지층을 통해, 접착층의 성분이 열전 반도체 소자의 결정 격자의 내부로 확산되는 것을 방지할 수 있을 뿐만 아니라, 상기 확산 방지층을 전해 도금법에 의해 형성함으로써, 상기 확산 방지층과 상기 열전 반도체 소자 패턴의 경계면에 양호한 호환성을 가질 수 있도록 함으로써, 상기 열전 반도체 소자 패턴의 접착 특성을 향상시킬 수 있다.
Int. CL H01L 35/34 (2006.01) H01L 35/32 (2006.01)
CPC H01L 35/34(2013.01) H01L 35/34(2013.01) H01L 35/34(2013.01)
출원번호/일자 1020130135606 (2013.11.08)
출원인 한국기계연구원
등록번호/일자 10-1439461-0000 (2014.09.02)
공개번호/일자
공고번호/일자 (20140917) 문서열기
국제출원번호/일자
국제공개번호/일자
우선권정보
법적상태 등록
심사진행상태 수리
심판사항
구분 신규
원출원번호/일자
관련 출원번호
심사청구여부/일자 Y (2013.11.08)
심사청구항수 10

출원인

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 출원인 표입니다.
번호 이름 국적 주소
1 한국기계연구원 대한민국 대전광역시 유성구

발명자

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 발명자 표입니다.
번호 이름 국적 주소
1 임재홍 대한민국 경상남도 창원시 성산구
2 이규환 대한민국 경남 창원시 성산구
3 이주열 대한민국 경남 김해시 장유로***번길 **
4 임동찬 대한민국 서울특별시 양천구
5 유인준 대한민국 경북 경주시

대리인

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 대리인 표입니다.
번호 이름 국적 주소
1 특허법인가산 대한민국 서울 서초구 남부순환로 ****, *층(서초동, 한원빌딩)

최종권리자

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 최종권리자 표입니다.
번호 이름 국적 주소
1 한국기계연구원 대전광역시 유성구
번호, 서류명, 접수/발송일자, 처리상태, 접수/발송일자의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 행정처리 표입니다.
번호 서류명 접수/발송일자 처리상태 접수/발송번호
1 [특허출원]특허출원서
[Patent Application] Patent Application		 2013.11.08 수리 (Accepted) 1-1-2013-1020041-06
2 선행기술조사의뢰서
Request for Prior Art Search		 2014.07.08 수리 (Accepted) 9-1-9999-9999999-89
3 선행기술조사보고서
Report of Prior Art Search		 2014.08.08 수리 (Accepted) 9-1-2014-0063713-85
4 등록결정서
Decision to grant		 2014.08.25 발송처리완료 (Completion of Transmission) 9-5-2014-0576283-24
5 [출원서등 보정]보정서
[Amendment to Patent Application, etc.] Amendment		 2015.08.18 수리 (Accepted) 1-1-2015-0798065-16
6 출원인정보변경(경정)신고서
Notification of change of applicant's information		 2017.11.28 수리 (Accepted) 4-1-2017-5193093-72
번호, 청구항의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 청구항 표입니다.
번호 청구항
1 1
제1베이스 기판의 상부에 위치하는 제1금속전극, 상기 제1금속전극의 상부에 위치하는 제1접착층, 상기 제1접착층의 상부에 위치하는 제1확산방지층 및 상기 제1확산방지층의 일정 영역에 위치하는 제1열전 반도체 소자층을 포함하는 제1베이스 기판부를 제조하는 단계;제2베이스 기판의 상부에 위치하는 제2금속전극, 상기 제2금속전극의 상부에 위치하는 제2접착층, 상기 제2접착층의 상부에 위치하는 제2확산방지층 및 상기 제2확산방지층의 일정 영역에 위치하는 제2열전 반도체 소자층을 포함하는 제2베이스 기판부를 제조하는 단계; 및상기 제1베이스 기판부와 상기 제2베이스 기판부를 합착하는 단계를 포함하고,상기 제1확산방지층 및 상기 제2확산방지층은 전기화학적 방법에 의해 전착되는 것을 특징으로 하는 열전 반도체 모듈의 제조방법
2 2
제 1 항에 있어서,상기 제1접착층 및 상기 제2접착층은 전기화학적 방법에 의해 전착되는 것을 특징으로 하는 열전 반도체 모듈의 제조방법
3 3
제 2 항에 있어서,상기 제1접착층은 상기 제1금속전극의 크기와 대응되도록 형성되고, 상기 제1확산방지층은 상기 제1접착층의 크기와 대응되도록 형성되며,상기 제2접착층은 상기 제2금속전극의 크기와 대응되도록 형성되고, 상기 제2확산방지층은 상기 제2접착층의 크기와 대응되도록 형성되는 것을 특징으로 하는 열전 반도체 모듈의 제조방법
4 4
제1베이스 기판의 상부에 위치하는 제1금속전극, 상기 제1금속전극의 상부에 위치하는 제1접착층, 상기 제1접착층의 상부 일측에 위치하는 제1확산 방지층, 상기 제1확산 방지층의 상부에 위치하는 제1열전 반도체 소자 패턴 및 상기 제1열전 반도체 소자 패턴의 상부에 위치하는 제3확산 방지층을 포함하며, 상기 제1접착층의 상부 타측에 위치하는 제2확산 방지층, 상기 제2확산 방지층의 상부에 위치하는 제2열전 반도체 소자 패턴 및 상기 제2열전 반도체 소자 패턴의 상부에 위치하는 제4확산 방지층을 포함하는 제1베이스 기판부를 제공하는 단계; 제2베이스 기판의 상부에 위치하는 제2금속전극 및 상기 제2금속전극의 상부에 위치하는 제2접착층을 포함하는 제2베이스 기판부를 제공하는 단계; 및상기 제1베이스 기판부와 상기 제2베이스 기판부를 합착하는 단계를 포함하고,상기 제1확산방지층 내지 제4확산방지층은 전기화학적 방법에 의해 전착되는 것을 특징으로 하는 열전 반도체 모듈의 제조방법
5 5
제 4 항에 있어서,상기 제1베이스 기판부를 제공하는 단계는,제1기재층 상에 위치하는 상기 제1열전 반도체 소자 패턴 및 상기 제1열전 반도체 소자 패턴 상에 위치하는 상기 제1확산 방지층을 포함하는 제1도너기판을 제조하는 단계;제2기재층 상에 위치하는 상기 제2열전 반도체 소자 패턴 및 상기 제2열전 반도체 소자 패턴 상에 위치하는 상기 제2확산 방지층을 포함하는 제2도너기판을 제조하는 단계;상기 제1베이스 기판의 상부에 위치하는 상기 제1금속전극 및 상기 제1금속전극의 상부에 위치하는 상기 제1접착층을 포함하는 제1단계 제1베이스 기판부를 제조하는 단계;상기 제1단계 제1베이스 기판부와 상기 제1도너기판을 합착하고, 상기 제1기재층을 제거하여 제2단계 제1베이스 기판부를 제조하는 단계;상기 제2단계 제1베이스 기판부와 상기 제2도너기판을 합착하고, 상기 제2기재층을 제거하여 제3단계 제1베이스 기판부를 제조하는 단계; 및상기 제3단계 제1베이스 기판부 상의, 상기 제1열전 반도체 소자 패턴의 상부에 제3확산 방지층을 형성하고, 상기 제2열전 반도체 소자 패턴의 상부에 제4확산 방지층을 형성하는 단계를 포함하는 열전 반도체 모듈의 제조방법
6 6
제1베이스 기판의 상부에 위치하는 제1금속전극, 상기 제1금속전극의 상부 일측에 위치하는 제1접착층, 상기 제1접착층의 상부에 위치하는 제1확산 방지층, 상기 제1확산 방지층의 상부에 위치하는 제1열전 반도체 소자 패턴, 상기 제1열전 반도체 소자 패턴의 상부에 위치하는 제2확산 방지층 및 상기 제2확산 방지층 상에 위치하는 제2접착층을 포함하며, 상기 제1금속전극의 상부 타측에 위치하는 제3접착층, 상기 제3접착층의 상부에 위치하는 제3확산 방지층, 상기 제3확산 방지층의 상부에 위치하는 제2열전 반도체 소자 패턴, 상기 제2열전 반도체 소자 패턴의 상부에 위치하는 제4확산 방지층 및 상기 제4확산 방지층 상에 위치하는 제4접착층을 포함하는 제1베이스 기판부를 제공하는 단계; 제2베이스 기판의 상부에 위치하는 제2금속전극을 포함하는 제2베이스 기판부를 제공하는 단계; 및상기 제1베이스 기판부와 상기 제2베이스 기판부를 합착하는 단계를 포함하고,상기 제1확산방지층 내지 제4확산방지층은 전기화학적 방법에 의해 전착되는 것을 특징으로 하는 열전 반도체 모듈의 제조방법
7 7
제 6 항에 있어서,상기 제1베이스 기판부를 제공하는 단계는,제1기재층 상에 위치하는 상기 제1열전 반도체 소자 패턴, 상기 제1열전 반도체 소자 패턴 상에 위치하는 상기 제1확산 방지층 및 상기 제1확산 방지층 상에 위치하는 상기 제1접착층을 포함하는 제1도너기판을 제조하는 단계;제2기재층 상에 위치하는 상기 제2열전 반도체 소자 패턴, 상기 제2열전 반도체 소자 패턴 상에 위치하는 상기 제3확산 방지층 및 상기 제3확산 방지층 상에 위치하는 제3접착층을 포함하는 제2도너기판을 제조하는 단계;상기 제1베이스 기판의 상부에 위치하는 상기 제1금속전극을 포함하는 제1단계 제1베이스 기판부를 제조하는 단계;상기 제1단계 제1베이스 기판부와 상기 제1도너기판을 합착하고, 상기 제1기재층을 제거하여 제2단계 제1베이스 기판부를 제조하는 단계;상기 제2단계 제1베이스 기판부와 상기 제2도너기판을 합착하고, 상기 제2기재층을 제거하여 제3단계 제1베이스 기판부를 제조하는 단계;상기 제3단계 제1베이스 기판부 상의, 상기 제1열전 반도체 소자 패턴의 상부에 제2확산 방지층을 형성하고, 상기 제2열전 반도체 소자 패턴의 상부에 제4확산 방지층을 형성하는 단계; 및상기 제2확산 방지층의 상부에 상기 제2접착층을 형성하고, 상기 제4확산 방지층의 상부에 상기 제4접착층을 형성하는 단계를 포함하는 열전 반도체 모듈의 제조방법
8 8
제1베이스 기판의 상부에 위치하는 제1금속전극, 상기 제1금속전극의 상부에 위치하는 제1접착층, 상기 제1접착층의 상부 일측에 위치하는 제1확산 방지층, 상기 제1확산 방지층의 상부에 위치하는 제1열전 반도체 소자 패턴 및 상기 제1열전 반도체 소자 패턴의 상부에 위치하는 제2확산 방지층을 포함하는 제1베이스 기판부를 제공하는 단계;제2베이스 기판의 상부에 위치하는 제2금속전극, 상기 제2금속전극의 상부에 위치하는 제2접착층, 상기 제2접착층의 상부 일측에 위치하는 제3확산 방지층, 상기 제3확산 방지층의 상부에 위치하는 제2열전 반도체 소자 패턴 및 상기 제2열전 반도체 소자 패턴의 상부에 위치하는 제4확산 방지층을 포함하는 제2베이스 기판부를 제공하는 단계; 및상기 제1베이스 기판부와 상기 제2베이스 기판부를 합착하는 단계를 포함하고,상기 제1확산방지층 내지 제4확산방지층은 전기화학적 방법에 의해 전착되는 것을 특징으로 하는 열전 반도체 모듈의 제조방법
9 9
제 8 항에 있어서,상기 제1베이스 기판부를 제공하는 단계는,제1기재층 상에 위치하는 상기 제1열전 반도체 소자 패턴 및 상기 제1열전 반도체 소자 패턴 상에 위치하는 상기 제1확산 방지층을 포함하는 제1도너기판을 제조하는 단계;상기 제1베이스 기판의 상부에 위치하는 상기 제1금속전극 및 상기 제1금속전극의 상부에 위치하는 상기 제1접착층을 포함하는 제1단계 제1베이스 기판부를 제조하는 단계;상기 제1단계 제1베이스 기판부와 상기 제1도너기판을 합착하고, 상기 제1기재층을 제거하여 제2단계 제1베이스 기판부를 제조하는 단계; 및상기 제2단계 제1베이스 기판부 상의, 상기 제1열전 반도체 소자 패턴의 상부에 제2확산 방지층을 형성하는 단계를 포함하는 열전 반도체 모듈의 제조방법
10 10
제 9 항에 있어서,상기 제2베이스 기판부를 제공하는 단계는,제2기재층 상에 위치하는 상기 제2열전 반도체 소자 패턴 및 상기 제2열전 반도체 소자 패턴 상에 위치하는 상기 제3확산 방지층을 포함하는 제2도너기판을 제조하는 단계;상기 제2베이스 기판의 상부에 위치하는 상기 제2금속전극 및 상기 제2금속전극의 상부에 위치하는 상기 제2접착층을 포함하는 제1단계 제2베이스 기판부를 제조하는 단계;상기 제1단계 제2베이스 기판부와 상기 제2도너기판을 합착하고, 상기 제2기재층을 제거하여 제2단계 제2베이스 기판부를 제조하는 단계; 및상기 제2단계 제2베이스 기판부 상의, 상기 제2열전 반도체 소자 패턴의 상부에 제4확산 방지층을 형성하는 단계를 포함하는 열전 반도체 모듈의 제조방법
지정국 정보가 없습니다
패밀리정보가 없습니다
순번, 연구부처, 주관기관, 연구사업, 연구과제의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 국가R&D 연구정보 정보 표입니다.
순번 연구부처 주관기관 연구사업 연구과제
1 미래창조과학부 재료연구소 재료연구소연구운영비지원 습식공정 기반 고효율 Hybrid 광활성 핵심소재기술 개발
2 미래창조과학부 재료연구소 재료연구소연구운영비지원 갈바니치환법에 의한 열전 나노소재 합성 및 열전소자 개발
3 산업통상자원부 (주)호진플라텍 신재생에너지융합핵심기술개발(전력) Silver와 Cyanide를 사용하지 않는 결정질 Si 태양전지용 Ni/Cu 전극 소재 및 장비개발