| 1 |
1
외부로부터 입력되는 직류 전압을 다른 크기의 직류 전압으로 변환하는 적응 DC-DC 변환기에 있어서,외부 클럭 신호와 상기 DC-DC 변환기의 출력 전압을 입력하고, 상기 DC-DC 변환기의 출력 전압의 크기에 따라 상기 외부 클럭 신호를 지연시켜서 출력하는 지연 리플리커;상기 지연 리플리커의 출력을 디지털 신호로 변환하는 디지털 변환부;상기 디지털 변환부로부터 출력되는 디지털 신호를 외부에서 입력되는 기준 디지털 신호와 비교하고 그 차이를 출력하는 비교부;상기 비교부의 출력을 입력하고 펄스 신호를 출력하며, 상기 비교부의 출력에 따라 상기 펄스 신호의 듀티 사이클을 조정하여 출력하는 펄스신호 발생부;상기 기준 디지털 신호와 상기 펄스 신호를 입력하고, 상기 기준 디지털 신호 또는 상기 펄스 신호에 응답하여 출력 신호를 출력하는 트랜지스터 제어부; 및상기 트랜지스터 제어부에 연결되며, 상기 트랜지스터 제어부의 출력신호에 응답하여 온 또는 오프되는 다수개의 MOS 트랜지스터들을 구비하는 MOS 트랜지스터 어레이를 구비하는 것을 특징으로 하는 적응 DC-DC 변환기
|
| 2 |
2
제1항에 있어서, 상기 디지털 변환부는상기 지연 리플리커의 출력 신호를 양자화하는 지연 양자화부; 및상기 지연 양자화부의 출력 신호를 부호화하여 상기 디지털 신호로써 출력하는 엔코더를 구비하는 것을 특징으로 하는 적응 DC-DC 변환기
|
| 3 |
3
제2항에 있어서, 상기 지연 양자화부의 출력 신호는 32비트로 구성되는 것을 특징으로 하는 적응 DC-DC 변환기
|
| 4 |
4
제2항에 있어서, 상기 엔코더로부터 출력되는 디지털 신호는 5비트로 구성되는 것을 특징으로 하는 적응 DC-DC 변환기
|
| 5 |
5
제1항에 있어서, 상기 기준 디지털 신호는 5비트로 구성되는 것을 특징으로 하는 적응 DC-DC 변환기
|
| 6 |
6
제1항에 있어서, 상기 비교부는 상기 디지털 신호가 상기 기준 디지털 신호보다 작으면 업 신호를 출력하고, 상기 디지털 신호가 상기 기준 디지털 신호보다 크면 다운 신호를 출력하며, 상기 디지털 신호가 상기 기준 디지털 신호와 동일하면 홀드 신호를 출력하는 것을 특징으로 하는 적응 DC-DC 변환기
|
| 7 |
7
제6항에 있어서, 상기 펄스신호 발생부는 상기 업 신호가 입력되면 상기 펄스 신호의 듀티 사이클을 증가시키고, 상기 다운 신호가 입력되면 상기 펄스 신호의 듀티 사이클을 감소시키며, 상기 홀드 신호가 입력되면 상기 펄스 신호를 그대로 유지시키는 것을 특징으로 하는 적응 DC-DC 변환기
|
| 8 |
8
제1항에 있어서, 상기 MOS 트랜지스터 어레이는 PMOS 트랜지스터들을 구비하는 PMOS 트랜지스터 어레이; 및NMOS 트랜지스터들을 구비하는 NMOS 트랜지스터 어레이를 구비하는 것을 특징으로 하는 적응 DC-DC 변환기
|
| 9 |
9
제8항에 있어서, 상기 PMOS 트랜지스터 어레이와 NMOS 트랜지스터 어레이에 구비되는 트랜지스터들은 각각 32개인 것을 특징으로 하는 적응 DC-DC 변환기
|
| 10 |
10
제8항 또는 제9항에 있어서, 상기 트랜지스터 제어부는 상기 PMOS 트랜지스터 어레이에 구비되는 PMOS 트랜지스터들의 온 또는 오프를 제어하는 PMOS 트랜지스터 제어부; 및 상기 NMOS 트랜지스터 어레이에 구비되는 NMOS 트랜지스터들의 온 또는 오프를 제어하는 NMOS 트랜지스터 제어부를 구비하는 것을 특징으로 하는 적응 DC-DC 변환기
|
