| 1 |
1
반도체 소자에 있어서,하나의 셀 피치 내에서, 상기 셀의 중심에 형성된 제1 폴리 실리콘 게이트;상기 셀의 가장자리의 측벽으로 형성된 제2 폴리 실리콘 게이트;상기 제1 폴리 실리콘 게이트와 제2 폴리 실리콘 게이트 사이에 도전체로 형성된 제1 전극; 및상기 셀 외곽에 제2 폴리 실리콘 게이트와 인접하게 도전체로 형성된 제2 전극을 포함하는 다중 게이트를 적용한 절연 게이트 바이폴라 트랜지스터
|
| 2 |
2
제 1 항에 있어서,상기 제1 폴리 실리콘 게이트는고농도의 N 타입 영역 및 P 타입 영역을 관통하고, 저농도의 N 타입 영역에 도달하는 깊이로 형성된 것을 특징으로 하는 다중 게이트를 적용한 절연 게이트 바이폴라 트랜지스터
|
| 3 |
3
제 1 항에 있어서,상기 제2 폴리 실리콘 게이트는고농도의 N 타입 영역 및 P 타입 영역을 관통하고, 저농도의 N 타입 영역에 도달하는 깊이로 형성된 것을 특징으로 하는 다중 게이트를 적용한 절연 게이트 바이폴라 트랜지스터
|
| 4 |
4
제 1 항에 있어서,상기 제1 폴리 실리콘 게이트 및 제2 폴리 실리콘 게이트는측벽에 형성된 절연막으로 둘러싸인 형태로서, 상기 절연막은 옥사이드, 옥시 나이트라이드, 실리콘 나이트라이드 또는 하프늄 옥사이드 중 적어도 하나를 포함하는 것을 특징으로 하는 다중 게이트를 적용한 절연 게이트 바이폴라 트랜지스터
|
| 5 |
5
제 1 항에 있어서,상기 제1 전극 및 제2 전극은고농도의 N 타입 영역 및 P 타입 영역을 관통하고, 저농도의 N 타입 영역보다 낮은 깊이로 형성되고, 상기 도전체가 알루미늄, 텅스텐 또는 카파 중 적어도 하나를 포함하는 것을 특징으로 하는 다중 게이트를 적용한 절연 게이트 바이폴라 트랜지스터
|
| 6 |
6
실리콘 위에 에피 실리콘을 형성하고, 상기 에피 실리콘에 P 타입 불순물 및 N 타입 불순물을 주입하는 단계;상기 에피 실리콘을 열처리하는 단계;상기 실리콘의 하나의 셀 피치 내에서, 상기 셀의 중심과 상기 셀의 가장자리에 각각 제1 트렌치를 형성하고, 상기 제1트렌치 내부에 폴리 실리콘을 채우며, 상기 폴리 실리콘을 에치백하는 단계;상기 셀의 중심에 형성된 제1 트렌치와 상기 셀의 가장자리에 형성된 제1 트렌치 사이 및 상기 셀 외곽에 제2 폴리 실리콘 게이트와 인접한 위치에 제2 트렌치를 형성하는 단계; 및상기 제2 트렌치 내부에 도전체를 채우며, 상기 도전체를 에치백하는 단계를 포함하는 다중 게이트를 적용한 절연 게이트 바이폴라 트랜지스터의 제조 방법
|
| 7 |
7
제 6 항에 있어서,상기 폴리 실리콘을 에치백하는 단계는상기 제1 트렌치를 고농도의 N 타입 영역 및 P 타입 영역을 관통하고, 저농도의 N 타입 영역에 도달하는 깊이로 형성하는 단계를 포함하는 것을 특징으로 하는 다중 게이트를 적용한 절연 게이트 바이폴라 트랜지스터의 제조 방법
|
| 8 |
8
제 6 항에 있어서,상기 폴리 실리콘을 에치백하는 단계는측벽에 절연막을 형성하는 단계를 포함하고,상기 절연막은옥사이드, 옥시 나이트라이드, 실리콘 나이트라이드 또는 하프늄 옥사이드 중 적어도 하나를 포함하는 것을 특징으로 하는 다중 게이트를 적용한 절연 게이트 바이폴라 트랜지스터의 제조 방법
|
| 9 |
9
제 6 항에 있어서,상기 도전체를 에치백하는 단계는상기 제2 트렌치를 고농도의 N 타입 영역 및 P 타입 영역을 관통하고, 저농도의 N 타입 영역보다 낮은 깊이로 형성하는 단계를 포함하는 것을 특징으로 하는 다중 게이트를 적용한 절연 게이트 바이폴라 트랜지스터의 제조 방법
|
| 10 |
10
제 6 항에 있어서,상기 도전체를 에치백하는 단계는상기 도전체가 알루미늄, 텅스텐 또는 카파 중 적어도 하나를 포함하는 것을 특징으로 하는 다중 게이트를 적용한 절연 게이트 바이폴라 트랜지스터의 제조 방법
|
| 11 |
11
저농도의 N 타입 웨이퍼에 P 타입 불순물 및 N 타입 불순물을 주입하는 단계;상기 웨이퍼를 열처리하는 단계;상기 웨이퍼의 하나의 셀 피치 내에서, 상기 셀의 중심과 상기 셀의 가장자리에 각각 제1 트렌치를 형성하고, 상기 제1트렌치 내부에 폴리 실리콘을 채우며, 상기 폴리 실리콘을 에치백하는 단계;상기 셀의 중심에 형성된 제1 트렌치와 상기 셀의 가장자리에 형성된 제1 트렌치 사이 및 상기 셀 외곽에 제2 폴리 실리콘 게이트와 인접한 위치에 제2 트렌치를 형성하는 단계;상기 웨어퍼에 하부 실리콘을 에치백하고, 상기 하부 실리콘에 불순물을 주입하여 N 타입 층 및 고농도의 P 타입 층을 형성하는 단계;상기 N 타입 층 및 고농도의 P 타입 층을 열처리하는 단계; 및상기 제2 트렌치 내부에 도전체를 채우며, 상기 도전체를 에치백하는 단계를 포함하는 다중 게이트를 적용한 절연 게이트 바이폴라 트랜지스터의 제조 방법
|
