| 1 |
1
유한체 GF()의 원소인 m 비트의 입력값이 입력되면, 상기 m 비트를 이용하여 m-1 비트를 추가적으로 생성함으로써 2m-1 비트의 원소를 생성하고, 가 삼항 기약 다항식 의 근이고, 상기 입력값이 이고, 상기 입력값의 지수가 H이며, 최종출력단의 출력값이 인 경우, 의 연산을 위해 를 이용한 곱셈 연산을 수행하는 사전계산기; 상기 최종출력단에 연결되고, 상기 입력값을 초기값으로 저장하는 제1레지스터;상기 사전계산기에서 생성된 2m-1 비트의 원소를 저장하는 제2레지스터;상기 제1레지스터와 연결되고, 상기 제1레지스터에 저장된 값의 제곱 연산을 수행하는 제곱기;상기 제곱기의 출력값과 상기 제2레지스터에 저장된 값을 곱하는 곱셈기; 및상기 제곱기의 출력값 또는 상기 곱셈기의 출력값 중 어느 하나를 상기 제1레지스터에 저장하는 멀티플렉서를 포함하는 약한 쌍대 기저를 이용한 다항식 지수승기
|
| 2 |
2
삭제
|
| 3 |
3
제 1 항에 있어서,상기 입력값의 지수를 저장하고, 상기 지수를 한 비트씩 상기 멀티플렉서의 제어 입력에 인가하는 제3레지스터를 더 포함하고,상기 멀티플렉서는 상기 제3레지스터로부터 인가되는 지수가 1이면, 상기 곱셈기의 출력값을 상기 제1레지스터에 저장하고, 상기 제3레지스터로부터 인가되는 지수가 0이면, 상기 제곱기의 출력값을 상기 제1레지스터에 저장하는 것을 특징으로 하는 약한 쌍대 기저를 이용한 다항식 지수승기
|
| 4 |
4
제 3 항에 있어서,상기 제3레지스터는상기 입력값의 지수의 모든 비트에 대하여 상기 제곱기 및 상기 곱셈기의 동작이 수행되도록 하는 것을 특징으로 하는 약한 쌍대 기저를 이용한 다항식 지수승기
|
| 5 |
5
제 3 항에 있어서,상기 제3레지스터는 상기 지수를 한 비트씩 상기 멀티플렉서에 인가하기 위하여 쉬프트 연산을 수행하는 쉬프트 레지스터인 것을 특징으로 하는 약한 쌍대 기저를 이용한 다항식 지수승기
|
| 6 |
6
유한체 GF()의 원소인 m 비트의 입력값이 입력되면 사전계산기를 이용하여 상기 m 비트를 이용하여 m-1 비트를 추가적으로 생성함으로써 2m-1 비트의 원소를 생성하고, 생성된 2m-1 비트의 원소를 제2레지스터에 저장하는 단계;상기 입력값을 제1레지스터의 초기값으로 설정하는 단계; 및상기 제1레지스터에 저장된 값을 제곱기의 입력으로 인가하고, 상기 제곱기의 출력값과 상기 제2레지스터에 저장된 값을 곱셈기의 입력으로 인가하며, 상기 제곱기의 출력값 또는 상기 곱셈기의 출력값 중 어느 하나를 상기 제1레지스터에 저장하는 과정을 상기 입력값의 지수의 모든 비트에 대하여 반복하는 단계를 포함하고,상기 제2레지스터에 저장하는 단계는가 기약다항식 의 근이고, 상기 입력값이 이고, 상기 입력값의 지수가 H이며, 최종출력단의 출력값이 인 경우, 의 연산을 위해 상기 사전계산기에서 소정의 를 이용한 곱셈 연산을 수행하는 단계를 포함하는 것을 특징으로 하는 약한 쌍대 기저를 이용한 다항식 지수승 연산 방법
|
| 7 |
7
삭제
|
| 8 |
8
제 6 항에 있어서,상기 제2레지스터에 저장하는 단계는상기 입력값의 지수를 제3레지스터에 저장하는 단계를 포함하고,상기 모든 비트에 대하여 반복하는 단계는멀티플렉서를 이용하여 상기 제3레지스터의 지수가 1이면, 상기 곱셈기의 출력값을 상기 제1레지스터에 저장하는 단계를 포함하는 것을 특징으로 하는 약한 쌍대 기저를 이용한 다항식 지수승 연산 방법
|
| 9 |
9
제 8 항에 있어서,상기 모든 비트에 대하여 반복하는 단계는상기 멀티플렉서를 이용하여 상기 제3레지스터의 지수가 0이면, 상기 제곱기의 출력값을 상기 제1레지스터에 저장하는 단계를 포함하는 것을 특징으로 하는 약한 쌍대 기저를 이용한 다항식 지수승 연산 방법
|
| 10 |
10
제 8 항에 있어서,상기 모든 비트에 대하여 반복하는 단계는Left-to-Right 방법을 적용하는 것을 특징으로 하는 약한 쌍대 기저를 이용한 다항식 지수승 연산 방법
|
| 11 |
11
유한체 GF()의 원소인 m 비트의 입력값을 제1레지스터의 초기값으로 설정하는 단계; 상기 m 비트의 입력값이 사전계산기에 입력되면 상기 m 비트를 이용하여 m-1 비트를 추가적으로 생성함으로써 2m-1비트의 원소를 생성하고, 생성된 2m-1 비트의 원소를 제2레지스터에 저장하는 단계;상기 입력값의 지수를 제3레지스터에 저장하는 단계;제곱기를 이용하여 상기 제1레지스터에 저장된 값의 제곱 연산을 수행하는 단계;곱셈기를 이용하여 상기 제곱기의 출력값과 상기 제2레지스터에 저장된 값을 곱하는 단계; 및멀티플렉서를 이용하여 상기 제3레지스터의 지수가 1이면, 상기 곱셈기의 출력값을 상기 제1레지스터에 저장하고, 상기 멀티플렉서를 이용하여 상기 제3레지스터의 지수가 0이면, 상기 제곱기의 출력값을 상기 제1레지스터에 저장하는 단계를 포함하고,상기 제2레지스터에 저장하는 단계는가 기약다항식 의 근이고, 상기 입력값이 이고, 상기 입력값의 지수가 H이며, 최종출력단의 출력값이 인 경우, 의 연산을 위해 상기 사전계산기에서 소정의 를 이용한 곱셈 연산을 수행하는 단계를 포함하는 것을 특징으로 하는 약한 쌍대 기저를 이용한 다항식 지수승 연산 방법
|
| 12 |
12
삭제
|
| 13 |
13
삭제
|
