맞춤기술찾기

홈으로 가기
맞춤기술찾기
이전대상기술
프린트하기

이전대상기술

지연고정루프 기반의 주파수 체배 시스템 및 그 체배 방법

  • 기술번호 : KST2015131588
  • 담당센터 : 서울동부기술혁신센터
  • 전화번호 : 02-2155-3662
상담신청 PDF 받기
요약, Int. CL, CPC, 출원번호/일자, 출원인, 등록번호/일자, 공개번호/일자, 공고번호/일자, 국제출원번호/일자, 국제공개번호/일자, 우선권정보, 법적상태, 심사진행상태, 심판사항, 구분, 원출원번호/일자, 관련 출원번호, 기술이전 희망, 심사청구여부/일자, 심사청구항수의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 서지정보 표입니다.
요약 본 발명은 주파수 체배 기술을 개시한다. 즉, 하모닉 록 방지 블록을 이용하여 입력 클럭의 일정 주기 상에 존재하는 불필요한 펄스를 삭제시킨 후, 입력 클럭 상에 존재하는 당해 펄스 신호를 기준 클럭의 일정 주기 내에 포함되도록 제어함으로써 보다 넒은 대역폭을 갖는 입력 클럭이 들어오더라도 하모닉 록을 사전에 방지하고 또한, 채비 클럭의 급격한 변화에 따라 발생되는 내부 잡음을 디더링부를 이용하여 제거시켜 지연고정루프 기반의 주파수 체배 시스템 및 그 체배 방법을 구현한다. 체배 클럭, 하모닉 록 방지 블록, 듀얼 루프, 디더링부
Int. CL H03K 23/00 (2006.01)
CPC H03K 5/00006(2013.01) H03K 5/00006(2013.01) H03K 5/00006(2013.01)
출원번호/일자 1020080069755 (2008.07.17)
출원인 고려대학교 산학협력단
등록번호/일자 10-0983485-0000 (2010.09.15)
공개번호/일자 10-2010-0009067 (2010.01.27) 문서열기
공고번호/일자 (20100927) 문서열기
국제출원번호/일자
국제공개번호/일자
우선권정보
법적상태 등록
심사진행상태 수리
심판사항
구분 신규
원출원번호/일자
관련 출원번호
심사청구여부/일자 Y (2008.07.17)
심사청구항수 17

출원인

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 출원인 표입니다.
번호 이름 국적 주소
1 고려대학교 산학협력단 대한민국 서울특별시 성북구

발명자

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 발명자 표입니다.
번호 이름 국적 주소
1 김철우 대한민국 서울 성북구
2 구자범 대한민국 서울 서초구
3 옥성화 대한민국 서울 동대문구

대리인

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 대리인 표입니다.
번호 이름 국적 주소
1 전종학 대한민국 서울특별시 강남구 논현로 ***, 성지*차빌딩 **층 대표:****호 경은국제특허법률사무소 (역삼동)

최종권리자

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 최종권리자 표입니다.
번호 이름 국적 주소
1 고려대학교 산학협력단 대한민국 서울특별시 성북구
번호, 서류명, 접수/발송일자, 처리상태, 접수/발송일자의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 행정처리 표입니다.
번호 서류명 접수/발송일자 처리상태 접수/발송번호
1 [특허출원]특허출원서
[Patent Application] Patent Application		 2008.07.17 수리 (Accepted) 1-1-2008-0515610-55
2 선행기술조사의뢰서
Request for Prior Art Search		 2009.04.10 수리 (Accepted) 9-1-9999-9999999-89
3 선행기술조사보고서
Report of Prior Art Search		 2009.05.15 수리 (Accepted) 9-1-2009-0030661-74
4 출원인정보변경(경정)신고서
Notification of change of applicant's information		 2009.06.09 수리 (Accepted) 4-1-2009-5111177-32
5 의견제출통지서
Notification of reason for refusal		 2010.03.10 발송처리완료 (Completion of Transmission) 9-5-2010-0102355-36
6 [명세서등 보정]보정서
[Amendment to Description, etc.] Amendment		 2010.05.10 보정승인간주 (Regarded as an acceptance of amendment) 1-1-2010-0298132-11
7 [거절이유 등 통지에 따른 의견]의견(답변, 소명)서
[Opinion according to the Notification of Reasons for Refusal] Written Opinion(Written Reply, Written Substantiation)		 2010.05.10 수리 (Accepted) 1-1-2010-0298137-38
8 출원인정보변경(경정)신고서
Notification of change of applicant's information		 2010.08.12 수리 (Accepted) 4-1-2010-5149278-93
9 등록결정서
Decision to grant		 2010.09.10 발송처리완료 (Completion of Transmission) 9-5-2010-0402710-01
10 출원인정보변경(경정)신고서
Notification of change of applicant's information		 2014.02.11 수리 (Accepted) 4-1-2014-5018243-16
11 출원인정보변경(경정)신고서
Notification of change of applicant's information		 2014.04.22 수리 (Accepted) 4-1-2014-5049934-62
12 출원인정보변경(경정)신고서
Notification of change of applicant's information		 2019.10.10 수리 (Accepted) 4-1-2019-5210941-09
번호, 청구항의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 청구항 표입니다.
번호 청구항
1 1
다중 클럭 중 입력 클럭과 기준 클럭을 입력받아, 상기 입력 클럭으로부터 표출된 당해 펄스 신호가 상기 기준 클럭의 일정 주기 내에 포함되는지 여부를 판단하는 하모닉 록 방지 블록; 상기 다중 클럭을 수신하며, 상기 입력 클럭과 기준 클럭 간에 위상차가 생길 경우, 상기 하모닉 록 방지 블록으로부터 전달된 강제조절신호를 이용하여 상기 위상차를 조절 및 제어하고, 상기 위상차를 나타내는 UP 신호 또는 DOWN 신호를 조절 전압으로 변환시켜 상기 조절 전압을 다중 클럭에 적용함에 따른 다중 조정 클럭을 생성하는 지연고정루프; 2비트 제어 신호로 체배비를 설정하고, 설정된 체배비 만큼 상기 다중 조정 클럭을 체배시킨 체배 클럭을 생성하는 주파수 체배부; 상기 체배 클럭을 재검증하여 상기 체배 클럭에 불요 펄스가 존재할 경우, 상기 불요 펄스를 하나 이상 삭제하고 상기 체배 클럭의 일정 주기 내에 존재하는 당해 펄스 신호를 선별하여 상기 기준 클럭의 일정 주기 내에 위치하도록 재배치시키는 듀얼 루프; 및 상기 주파수 체배부에 의해 기설정된 체배비가 변경되더라도 변경 전의 체배 클럭과 변경 후의 체배 클럭을 적어도 일 회 이상 스위칭시켜 상기 체배 클럭에 기생하는 내부 잡음을 제거하는 디더링부; 를 포함하되, 상기 디더링부는, 2 비트 제어 신호의 변화를 감지함에 따라, 상기 2 비트 제어 신호의 각 비트가 1에서 0으로 또는 1에서 0으로 변할 경우, 숏 펄스를 발생하는 복수의 변화 감지 블록; 상기 숏 펄스를 클록단에서 수신하여 출력값을 1 또는 0으로 변하게 하는 D-플립플롭; 제 1 입력단을 상기 D-플립플롭의 출력단과 연결하고, 제 2 입력단으로 참조 클럭 신호를 수신하는 AND 게이트; 상기 참조 클럭 신호를 입력받아 MSB 번지의 카운터 값이 1이 될 때까지 계속 동작시키고, LSB 번지의 카운터 값을 외부에 출력하는 카운터; 상기 LSB 번지의 카운터 값 1 을 수신하면 변경 전 체배 클럭을 출력시키고, LSB 번지의 카운터 값 0을 수신하면 변경 후 체배 클럭으로 출력시키는 멀티플렉서; 및 상기 MSB 번지의 카운터 값이 0에서 1로 바뀔 경우, 상기 숏 펄스를 추가 발생시켜 상기 D-플립플롭의 출력단의 출력값 및 카운터의 출력단의 출력값을 동시에 0으로 리셋시키는 상승 에지 검출기; 를 포함하는 주파수 체배 시스템
2 2
청구항 1에 있어서, 상기 하모닉 록 방지 블록은, D-플립플롭을 다수개 구비하며, 상기 입력 클럭의 일정 주기 상에 존재하는 N개의 펄스 신호 중 첫번째 펄스부터 N-1 번째의 펄스 신호까지 삭제시킨 수정 입력 클럭과 상기 기준 클럭 간의 위상차를 비교하는 클럭 동기 회로부;를 포함하는 주파수 체배 시스템
3 3
청구항 2에 있어서, 상기 지연고정루프는, 상기 하모닉 록 블록으로부터 전달된 강제조절신호를 이용하여 상기 수정 입력 클럭에 존재하는 당해 펄스 신호와 상기 기준 클럭 간의 위상차를 표시하는 UP 신호 또는 DOWN 신호를 강제 조절하는 위상 검출기; 상기 위상차를 나타내는 UP 신호 또는 DOWN 신호를 조절 전압으로 변환시키는 전하 펌프; 및 상기 다중 클럭을 수신하며, 상기 전하 펌프로부터 전달된 조절 전압을 상기 다중 클럭에 적용시켜 다중 조정 클럭을 생성하는 전압제어 지연선;을 포함하는 주파수 체배 시스템
4 4
청구항 3에 있어서, 상기 주파수 체배부는, 상기 전압제어 지연선으로부터 출력된 다중 조정 클럭을 기구비된 다수의 플립플롭에 입력시켜 상기 다중 조정 클럭을 활성화하고, 상기 다중 조정 클럭 간의 일정한 지연 폭을 갖는 단위 펄스를 다수개를 생성하는 펄스 생성기; 상기 2비트 제어 신호를 상기 활성화된 다중 조정 클럭에 적용시켜 상기 일정한 지연 폭을 갖는 단위 펄스의 출력 수를 조율하는 컨트롤러; 및 상기 다수의 단위 펄스를 제 1 단위펄스 그룹과 제 2 단위펄스 그룹으로 분리한 후, 상기 제 1 단위펄스 그룹과 제 2 단위펄스 그룹 중 선택된 하나를 기구비된 NMOS에 입력시켜 추출된 하이 단위펄스 그룹과, 상기 제 1 단위펄스 그룹 또는 제 2 단위펄스 그룹 중 나머지 하나를 기구비된 PMOS에 입력시켜 추출된 로우 단위펄스 그룹을 서로 결합한 체배 클럭을 생성하는 컴바이너;를 포함하는 주파수 체배 시스템
5 5
청구항 1에 있어서, 상기 듀얼 루프는, 상기 주파수 체배부로부터 기준 클럭과 체배 클럭을 입력받아, 상기 체배 클럭으로부터 표출된 당해 펄스 신호가 상기 기준 클럭의 일정 주기 내에 포함되는지 여부를 재검증하는 하모닉 록 방지 블록; 및 상기 체배 클럭과 기준 클럭 간에 위상차가 생길 경우, 상기 조절 전압을 이용하여 상기 체배 클럭을 재조정하는 지연 고정 루프;를 포함하는 주파수 체배 시스템
6 6
청구항 1에 있어서, 상기 디더링부는, 상기 체배 클럭 내부에 기생하는 간섭 신호 중에 하나인 내부 잡음을 제거시켜 최종 체배 클럭을 생성하는 것을 특징으로 하는 주파수 체배 시스템
7 7
다중 클럭 중에 입력 클럭과 기준 클럭을 입력받아, 상기 입력 클럭으로부터 표출된 당해 펄스 신호가 상기 기준 클럭의 일정 주기 내에 포함되는지 여부를 판단하는 하모닉 록 방지 블록; 상기 다중 클럭을 수신하며, 상기 입력 클럭과 기준 클럭 간에 위상차가 생길 경우, 상기 하모닉 록 방지 블록으로부터 전달된 강제조절신호를 이용하여 상기 위상차를 조절 및 제어하고, 상기 위상차를 나타내는 UP 신호 또는 DOWN 신호를 조절 전압으로 변환시켜 상기 조절 전압을 다중 클럭에 적용함에 따른 다중 조정 클럭을 생성하는 지연고정루프; 상기 2 비트 이상의 제어 신호로 체배비를 설정하고, 기설정된 체배비 만큼 상기 다중 조정 클럭을 체배시킨 체배 클럭을 생성하는 주파수 체배부; 상기 주파수 체배부로부터 전달된 체배 클럭을 재검증하여 상기 체배 클럭에 불요 펄스가 존재할 경우, 상기 불요 펄스를 하나 이상 삭제하고 상기 체배 클럭의 일정 주기 내에 존재하는 당해 펄스 신호가 상기 기준 클럭의 0
8 8
삭제
9 9
청구항 7에 있어서, 상기 듀얼 루프는, 상기 주파수 체배부로부터 기준 클럭과 체배 클럭을 입력받아, 상기 체배 클럭으로부터 표출된 당해 펄스 신호가 상기 기준 클럭의 0
10 10
(a) 하모닉 록 방지 블록이 다중 클럭 중에 입력 클럭과 기준 클럭을 입력받아, 상기 입력 클럭으로부터 표출된 당해 펄스 신호가 상기 기준 클럭의 일정 주기 내에 포함되는지 여부를 판단하는 단계; (b) 지연고정루프가 상기 다중 클럭을 수신하고, 상기 입력 클럭과 기준 클럭 간에 위상차가 생기면 상기 하모닉 록 방지 블록으로부터 전달된 강제조절신호를 이용하여 상기 위상차를 조절 및 제어하는 단계; (c) 상기 지연고정루프가 상기 위상차를 나타내는 UP 신호 또는 DOWN 신호를 조절 전압으로 변환하는 단계; (d) 상기 지연고정루프가 상기 조절 전압을 다중 클럭에 적용시켜 다중 조정 클럭을 생성하는 단계; (e) 주파수 체배부가 2비트 제어 신호로 체배비를 설정하고, 설정된 체배비 만큼 상기 다중 조정 클럭을 체배시킨 체배 클럭을 생성하는 단계; (f) 듀얼 루프가 상기 체배 클럭을 재검증하여 상기 체배 클럭에 불요 펄스가 존재할 경우, 상기 불요 펄스를 하나 이상 삭제하는 단계; (g) 상기 듀얼 루프가 상기 체배 클럭의 일정 주기 내에 존재하는 당해 펄스 신호를 선별하여 상기 기준 클럭의 일정 주기 내에 위치하도록 재배치시키는 단계; 및 (h) 디더링부가 상기 주파수 체배부에 의해 기설정된 체배비가 변경되더라도 변경 전의 체배 클럭과 변경 후의 체배 클럭을 적어도 일 회 이상 스위칭시킨 후, 상기 체배 클럭에 기생하는 내부 잡음을 제거하는 단계; 를 포함하되, 상기 (h) 단계는, 복수의 변화 감지 블록이 2 비트 제어 신호의 변화를 감지함에 따라, 상기 2 비트 제어 신호의 각 비트가 1에서 0으로 또는 1에서 0으로 변할 경우, 숏 펄스를 발생하는 단계; D-플립플롭이 상기 숏 펄스를 클록단에서 수신하여 출력값을 1 또는 0으로 변하게 하는 단계; AND 게이트가 제 1 입력단을 상기 D-플립플롭의 출력단과 연결하고, 제 2 입력단으로 참조 클럭 신호를 수신하는 단계; 카운터가 상기 참조 클럭 신호를 입력받아 MSB 번지의 카운터 값이 1이 될 때까지 계속 동작시키고, LSB 번지의 카운터 값을 외부에 출력하는 단계; 멀티플렉서가 상기 LSB 번지의 카운터 값 1을 수신하면 변경 전 체배 클럭을 출력시키고, LSB 번지의 카운터 값 0을 수신하면 변경 후 체배 클럭으로 출력시키는 단계; 및 상승 에지 검출기가 상기 MSB 번지의 카운터 값이 0에서 1로 바뀔 경우, 상기 숏 펄스를 추가 발생시켜 상기 D-플립플롭의 출력단의 출력값 및 카운터의 출력단의 출력값을 동시에 0으로 리셋시키는 단계; 를 포함하는 주파수 체배 방법
11 11
청구항 10에 있어서, 상기 하모닉 록 방지 블록에 구비된 클럭 동기 회로부가, 상기 입력 클럭의 일정 주기 상에 존재하는 N개의 펄스 신호 중 첫번째 펄스부터 N-1 번째의 펄스 신호까지 삭제시킨 수정 입력 클럭을 생성하는 단계; 및 상기 수정 입력 클럭과 기준 클럭 간의 위상차를 비교하는 단계;를 더 포함하는 주파수 체배 방법
12 12
청구항 11에 있어서, 상기 지연고정루프에 구비된, 위상 검출기가 상기 하모닉 록 블록으로부터 전달된 강제조절신호를 이용하여 상기 수정 입력 클럭에 존재하는 당해 펄스 신호와 상기 기준 클럭 간의 위상차를 표시하는 UP 신호 또는 DOWN 신호를 강제 조절하는 단계; 전하 펌프가 상기 위상차를 나타나는 사용된 UP 신호 또는 DOWN 신호를 조절 전압으로 변환시키는 단계; 및 전압제어 지연선이 상기 다중 클럭을 수신하며, 상기 전하 펌프로부터 전달된 조절 전압을 상기 다중 클럭에 적용시켜 다중 조정 클럭을 생성하는 단계;를 더 포함하는 주파수 체배 방법
13 13
청구항 12에 있어서, 상기 주파수 체배부에 구비된 펄스 생성기가 상기 전압제어 지연선으로부터 출력된 다중 조정 클럭을 기구비된 다수의 플립플롭에 입력시켜 상기 다중 조정 클럭을 활성화하고, 상기 다중 조정 클럭 간의 일정한 지연 폭을 갖는 단위 펄스를 다수개 생성하는 단계; 컨트롤러가 상기 2비트 제어 신호를 상기 활성화된 다중 조정 클럭에 적용시켜 상기 일정한 지연 폭을 갖는 단위 펄스의 출력 수를 조율하는 단계; 컴바이너가 상기 다수의 단위 펄스를 제 1 단위펄스 그룹과 제 2 단위펄스 그룹으로 분리한 후, 상기 제 1 단위펄스 그룹과 제 2 단위펄스 그룹 중 선택된 하나를 기구비된 NMOS에 입력시켜 하이 단위펄스 그룹을 추출하는 단계; 상기 컴바이너가 상기 제 1 단위펄스 그룹과 제 2 단위펄스 그룹 중 나머지 하나를 기구비된 PMOS에 입력시켜 로우 단위펄스 그룹을 추출하는 단계; 및 상기 컴바이너가 상기 추출된 하이 단위펄스 그룹 및 로우 단위펄스 그룹을 서로 결합한 체배 클럭을 생성하는 단계;를 더 포함하는 주파수 체배 방법
14 14
청구항 10에 있어서, 상기 듀얼 루프에 구비된 하모닉 록 방지 블록이 상기 주파수 체배부로부터 기준 클럭과 체배 클럭을 입력받아, 상기 체배 클럭으로부터 표출된 당해 펄스 신호가 상기 기준 클럭의 일정 주기 내에 포함되는지 여부를 재검증하는 단계; 및 지연 고정 루프가 상기 체배 클럭과 기준 클럭 간에 위상차가 생길 경우, 상기 조절 전압을 이용하여 상기 체배 클럭을 재조정하는 단계;를 더 포함하는 주파수 체배 방법
15 15
청구항 10에 있어서, 상기 디더링부가 상기 체배 클럭 내부에 기생하는 간섭 신호 중에 하나인 내부 잡음을 제거시켜 최종 체배 클럭을 생성하는 단계;를 더 포함하는 주파수 체배 방법
16 16
삭제
17 17
삭제
18 18
청구항 1에 있어서, 상기 D-플립플롭의 출력단과 연결된 제 1 입력단의 입력값이 0일 경우, 상기 AND 게이트의 출력단의 출력값은 제 2 입력단의 입력값과 무관하게 0의 값을 갖는 것을 특징으로 하는 주파수 체배 시스템
19 19
청구항 1 또는 청구항 18에 있어서, 상기 제 2 입력단에 입력된 참조 클럭 신호는 외부로부터 전달된 기준 클럭보다 4배 저속(低速)한 클럭인 것을 특징으로 하는 주파수 체배 시스템
20 20
삭제
21 21
청구항 10에 있어서, 상기 D-플립플롭의 출력단과 연결된 제 1 입력단의 입력값이 0일 경우, 상기 AND 게이트의 출력단의 출력값이 제 2 입력단의 입력값과 상관없이 0 값을 갖는 단계;를 더 포함하는 주파수 체배 방법
지정국 정보가 없습니다
순번, 패밀리번호, 국가코드, 국가명, 종류의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 패밀리정보 - 패밀리정보 표입니다.
순번 패밀리번호 국가코드 국가명 종류
1 KR101013920 KR 대한민국 FAMILY
2 US08058913 US 미국 FAMILY
3 US20100013530 US 미국 FAMILY

DOCDB 패밀리 정보

순번, 패밀리번호, 국가코드, 국가명, 종류의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 패밀리정보 - DOCDB 패밀리 정보 표입니다.
순번 패밀리번호 국가코드 국가명 종류
1 US2010013530 US 미국 DOCDBFAMILY
2 US8058913 US 미국 DOCDBFAMILY
국가 R&D 정보가 없습니다.