1 |
1
복합체 GF(((22)2)2) 상의 원소(A)에 대해 제1 마스킹 데이터를 이용하여 부분체 GF((22)2) 상의 덧셈 마스킹된 출력값을 생성하는 마스킹 필드변환부;
상기 마스킹 필드변환부의 상기 덧셈 마스킹된 출력값에 대해 제2 마스킹 데이터를 이용하여 부분체 GF((22)2) 상의 덧셈 마스킹된 인버젼(inversion) 연산값을 생성하는 마스킹 인버젼 연산부; 및
상기 마스킹 인버젼 연산부의 상기 덧셈 마스킹된 인버젼 연산값에 대해 부분체 GF((22)2) 상의 곱셈 및 배타적논리합 연산과 필드 변환(field conversion)을 이용하여 상기 원소(A)에 대응하는 복합체 GF(((22)2)2) 상의 덧셈 마스킹된 역원 연산 결과를 생성하는 마스킹 필드역변환부를 포함하는 마스킹을 이용한 AES 역원 연산 장치
|
2 |
2
제1항에 있어서,
상기 마스킹을 이용한 AES 역원 연산 장치는, 원소 표현에 있어서 다항식 기저(polynomial basis)를 기반으로 하는 것을 특징으로 하는 마스킹을 이용한 AES 역원 연산 장치
|
3 |
3
제1항에 있어서,
상기 마스킹 필드변환부의 상기 복합체 GF(((22)2)2) 상의 원소(A)는, 유한체 GF(28) 상의 원소에 대한 아이소모피즘(isomorphism) 변형을 통해 생성되는 것을 특징으로 하는 마스킹을 이용한 AES 역원 연산 장치
|
4 |
4
제1항에 있어서,
상기 마스킹 인버젼 연산부는, 상기 복합체 GF(((22)2)2) 상의 덧셈 마스킹된 역원 연산 결과의 출력 마스킹 값 중 상위 4비트 값 또는 하위 4비트 값을 상기 제2 마스킹 데이터로 이용하는 것을 특징으로 하는 마스킹을 이용한 AES 역원 연산 장치
|
5 |
5
제1항에 있어서,
상기 마스킹을 이용한 AES 역원 연산 장치가 포함하는 각 구성요소는, 4비트의 제3 마스킹 데이터를 이용하여 상기 각 구성요소가 생성하는 중간 연산값을 구성하는 각각의 비트값이 상기 중간 연산값에서 다른 비트값과 동일한 확률로 나타나도록 덧셈 마스킹을 수행하는 프레시 마스킹부를 더 포함하는 것을 특징으로 하는 마스킹을 이용한 AES 역원 연산 장치
|
6 |
6
제5항에 있어서,
상기 프레시 마스킹부는, 상기 복합체 GF(((22)2)2) 상의 덧셈 마스킹된 역원 연산 결과의 출력 마스킹 값 중 상위 4비트 값 또는 하위 4비트 값을 상기 제3 마스킹 데이터로 이용하는 것을 특징으로 하는 마스킹을 이용한 AES 역원 연산 장치
|
7 |
7
제5항에 있어서,
상기 프레시 마스킹부는, 상기 제2 마스킹 데이터가 상기 복합체 GF(((22)2)2) 상의 덧셈 마스킹된 역원 연산 결과의 출력 마스킹 값 중 상위 4비트 값 또는 하위 4비트 값에 해당하는 경우, 상기 출력 마스킹 값 중 각각 하위 4비트 값 또는 상위 4비트 값을 상기 제3 마스킹 데이터로 이용하는 것을 특징으로 하는 마스킹을 이용한 AES 역원 연산 장치
|
8 |
8
제1항에 있어서,
상기 마스킹 인버젼 연산부는, 부분체 GF(22) 상의 연산을 이용하여 상기 부분체 GF((22)2) 상의 인버젼 연산을 수행하는 것을 특징으로 하는 마스킹을 이용한 AES 역원 연산 장치
|
9 |
9
제1항에 있어서,
상기 마스킹 인버젼 연산부는,
상기 마스킹 필드변환부의 상기 덧셈 마스킹된 출력값 및 상기 제2 마스킹 데이터를 이용하여 부분체 GF(22) 상의 덧셈 마스킹된 출력값을 생성하는 서브 마스킹 필드변환부;
상기 서브 마스킹 필드변환부의 상기 부분체 GF(22) 상의 덧셈 마스킹된 출력값에 대해 2비트의 제4 마스킹 데이터를 이용하여 부분체 GF(22) 상의 덧셈 마스킹된 인버젼 연산값을 생성하는 서브 마스킹 인버젼 연산부; 및
상기 서브 마스킹 인버젼 연산부의 상기 덧셈 마스킹된 인버젼 연산값에 대해 부분체 GF(22) 상의 곱셈 및 배타적논리합 연산과 필드 변환을 이용하여 상기 마스킹 필드변환부의 상기 덧셈 마스킹된 출력값에 대응하는 부분체 GF((22)2) 상의 덧셈 마스킹된 역원 연산 결과를 생성하는 서브 마스킹 필드역변환부를 포함하는 것을 특징으로 하는 마스킹을 이용한 AES 역원 연산 장치
|
10 |
10
제1항 내지 제9항 중 어느 한 항에 따른 마스킹을 이용한 AES 역원 연산 장치를 이용하여 S박스(S-box) 연산을 수행하는 AES 암호 시스템
|
11 |
11
복합체 GF(((22)2)2) 상의 원소(A)에 대해 제1 마스킹 데이터를 이용하여 부분체 GF((22)2) 상의 덧셈 마스킹된 출력값을 생성하는 마스킹 필드변환 단계;
상기 마스킹 필드변환 단계의 상기 덧셈 마스킹된 출력값에 대해 제2 마스킹 데이터를 이용하여 부분체 GF((22)2) 상의 덧셈 마스킹된 인버젼(inversion) 연산값을 생성하는 마스킹 인버젼 연산 단계; 및
상기 마스킹 인버젼 연산 단계의 상기 덧셈 마스킹된 인버젼 연산값에 대해 부분체 GF((22)2) 상의 곱셈 및 배타적논리합 연산과 필드 변환을 이용하여 상기 원소(A)에 대응하는 복합체 GF(((22)2)2) 상의 덧셈 마스킹된 역원 연산 결과를 생성하는 마스킹 필드역변환 단계를 포함하는 마스킹을 이용한 AES 역원 연산 방법
|
12 |
12
제11항에 있어서,
상기 마스킹을 이용한 AES 역원 연산 방법은, 원소 표현에 있어서 다항식 기저(polynomial basis)를 기반으로 하는 것을 특징으로 하는 마스킹을 이용한 AES 역원 연산 방법
|
13 |
13
제11항에 있어서,
상기 마스킹 필드변환 단계의 상기 복합체 GF(((22)2)2) 상의 원소(A)는, 유한체 GF(28) 상의 원소에 대한 아이소모피즘(isomorphism) 변형을 통해 생성되는 것을 특징으로 하는 마스킹을 이용한 AES 역원 연산 방법
|
14 |
14
제11항에 있어서,
상기 마스킹 인버젼 연산 단계는, 상기 복합체 GF(((22)2)2) 상의 덧셈 마스킹된 역원 연산 결과의 출력 마스킹 값 중 상위 4비트 값 또는 하위 4비트 값을 상기 제2 마스킹 데이터로 이용하는 단계인 것을 특징으로 하는 마스킹을 이용한 AES 역원 연산 방법
|
15 |
15
제11항에 있어서,
상기 마스킹을 이용한 AES 역원 연산 방법의 각 단계는, 4비트의 제3 마스킹 데이터를 이용하여 상기 각 단계의 중간 연산값을 구성하는 각각의 비트값이 상기 중간 연산값에서 다른 비트값과 동일한 확률로 나타나도록 덧셈 마스킹을 수행하는 프레시 마스킹 단계를 포함하는 것을 특징으로 하는 마스킹을 이용한 AES 역원 연산 방법
|
16 |
16
제15항에 있어서,
상기 프레시 마스킹 단계는, 상기 복합체 GF(((22)2)2) 상의 덧셈 마스킹된 역원 연산 결과의 출력 마스킹 값 중 상위 4비트 값 또는 하위 4비트 값을 상기 제3 마스킹 데이터로 이용하는 단계인 것을 특징으로 하는 마스킹을 이용한 AES 역원 연산 방법
|
17 |
17
제15항에 있어서,
상기 프레시 마스킹 단계는, 상기 제2 마스킹 데이터가 상기 복합체 GF(((22)2)2) 상의 덧셈 마스킹된 역원 연산 결과의 출력 마스킹 값 중 상위 4비트 값 또는 하위 4비트 값에 해당하는 경우, 상기 출력 마스킹 값 중 각각 하위 4비트 값 또는 상위 4비트 값을 상기 제3 마스킹 데이터로 이용하는 단계인 것을 특징으로 하는 마스킹을 이용한 AES 역원 연산 방법
|
18 |
18
제11항에 있어서,
상기 마스킹 인버젼 연산 단계는, 부분체 GF(22) 상의 연산을 이용하여 상기 부분체 GF((22)2) 상의 인버젼 연산을 수행하는 단계인 것을 특징으로 하는 마스킹을 이용한 AES 역원 연산 방법
|
19 |
19
제11항에 있어서,
상기 마스킹 인버젼 연산 단계는,
상기 마스킹 필드변환 단계의 상기 덧셈 마스킹된 출력값 및 상기 제2 마스킹 데이터를 이용하여 부분체 GF(22) 상의 덧셈 마스킹된 출력값을 생성하는 서브 마스킹 필드변환 단계;
상기 서브 마스킹 필드변환 단계의 상기 부분체 GF(22) 상의 덧셈 마스킹된 출력값에 대해 2비트의 제4 마스킹 데이터를 이용하여 부분체 GF(22) 상의 덧셈 마스킹된 인버젼 연산값을 생성하는 서브 마스킹 인버젼 연산 단계; 및
상기 서브 마스킹 인버젼 연산 단계의 상기 덧셈 마스킹된 인버젼 연산값에 대해 부분체 GF(22) 상의 곱셈 및 배타적논리합 연산과 필드 변환을 이용하여 상기 마스킹 필드변환 단계의 상기 덧셈 마스킹된 출력값에 대응하는 부분체 GF((22)2) 상의 덧셈 마스킹된 역원 연산 결과를 생성하는 서브 마스킹 필드역변환 단계를 포함하는 것을 특징으로 하는 마스킹을 이용한 AES 역원 연산 방법
|
20 |
20
제11항 내지 제19항 중 어느 한 항에 따른 마스킹을 이용한 AES 역원 연산 방법 이용하여 S박스(S-box) 연산을 수행하는 AES 암호 방법
|