맞춤기술찾기

홈으로 가기
맞춤기술찾기
이전대상기술
프린트하기

이전대상기술

반도체 집적 회로

  • 기술번호 : KST2015131809
  • 담당센터 :
  • 전화번호 :
상담신청 PDF 받기
요약, Int. CL, CPC, 출원번호/일자, 출원인, 등록번호/일자, 공개번호/일자, 공고번호/일자, 국제출원번호/일자, 국제공개번호/일자, 우선권정보, 법적상태, 심사진행상태, 심판사항, 구분, 원출원번호/일자, 관련 출원번호, 기술이전 희망, 심사청구여부/일자, 심사청구항수의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 서지정보 표입니다.
요약 본 발명의 반도체 집적 회로는 공급 전압의 변동에 따라 다른 레벨의 노이즈 코드를 출력하는 노이즈 디텍터; 및 노이즈 코드에 따라 클럭의 지연시키는 정도를 달리하여 디엘엘 클럭을 출력하는 디엘엘부를 포함한다. 노이즈 디텍터, 코오스 딜레이 라인
Int. CL H03K 5/00 (2006.01) H03L 7/00 (2006.01)
CPC H03L 7/0814(2013.01) H03L 7/0814(2013.01) H03L 7/0814(2013.01) H03L 7/0814(2013.01)
출원번호/일자 1020070115463 (2007.11.13)
출원인 에스케이하이닉스 주식회사, 고려대학교 산학협력단
등록번호/일자 10-0968447-0000 (2010.06.30)
공개번호/일자 10-2009-0049268 (2009.05.18) 문서열기
공고번호/일자 (20100707) 문서열기
국제출원번호/일자
국제공개번호/일자
우선권정보
법적상태 등록
심사진행상태 수리
심판사항
구분 신규
원출원번호/일자
관련 출원번호
심사청구여부/일자 Y (2007.11.13)
심사청구항수 10

출원인

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 출원인 표입니다.
번호 이름 국적 주소
1 에스케이하이닉스 주식회사 대한민국 경기도 이천시
2 고려대학교 산학협력단 대한민국 서울특별시 성북구

발명자

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 발명자 표입니다.
번호 이름 국적 주소
1 신동석 대한민국 서울 서대문구
2 최영중 대한민국 충북 음성군
3 김관언 대한민국 경기 이천시
4 김철우 대한민국 서울 성북구
5 채현수 대한민국 서울 동대문구

대리인

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 대리인 표입니다.
번호 이름 국적 주소
1 김성남 대한민국 서울특별시 송파구 법원로*길 **(문정동) 에이치비즈니스파크 C동 ***호(에스엔케이특허법률사무소)

최종권리자

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 최종권리자 표입니다.
번호 이름 국적 주소
1 에스케이하이닉스 주식회사 대한민국 경기도 이천시
2 고려대학교 산학협력단 대한민국 서울특별시 성북구
번호, 서류명, 접수/발송일자, 처리상태, 접수/발송일자의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 행정처리 표입니다.
번호 서류명 접수/발송일자 처리상태 접수/발송번호
1 [특허출원]특허출원서
[Patent Application] Patent Application		 2007.11.13 수리 (Accepted) 1-1-2007-0812902-81
2 선행기술조사의뢰서
Request for Prior Art Search		 2008.08.12 수리 (Accepted) 9-1-9999-9999999-89
3 선행기술조사보고서
Report of Prior Art Search		 2008.09.11 수리 (Accepted) 9-1-2008-0055198-20
4 [출원인변경]권리관계변경신고서
[Change of Applicant] Report on Change of Proprietary Status		 2009.02.10 수리 (Accepted) 1-1-2009-0081026-22
5 보정요구서
Request for Amendment		 2009.02.12 발송처리완료 (Completion of Transmission) 1-5-2009-0009758-40
6 [출원서등 보정]보정서
[Amendment to Patent Application, etc.] Amendment		 2009.02.18 불수리 (Non-acceptance) 1-1-2009-5006810-58
7 [출원서등 보정]보정서
[Amendment to Patent Application, etc.] Amendment		 2009.03.12 수리 (Accepted) 1-1-2009-0149562-55
8 서류반려이유통지서
Notice of Reason for Return of Document		 2009.03.19 발송처리완료 (Completion of Transmission) 1-5-2009-0019180-40
9 심사처리보류(연기)보고서
Report of Deferment (Postponement) of Processing of Examination		 2009.03.24 발송처리완료 (Completion of Transmission) 9-6-2009-0002730-97
10 서류반려통지서
Notice for Return of Document		 2009.04.29 발송처리완료 (Completion of Transmission) 1-5-2009-0028548-59
11 의견제출통지서
Notification of reason for refusal		 2009.05.11 발송처리완료 (Completion of Transmission) 9-5-2009-0196529-96
12 출원인정보변경(경정)신고서
Notification of change of applicant's information		 2009.06.09 수리 (Accepted) 4-1-2009-5111177-32
13 [거절이유 등 통지에 따른 의견]의견(답변, 소명)서
[Opinion according to the Notification of Reasons for Refusal] Written Opinion(Written Reply, Written Substantiation)		 2009.06.30 수리 (Accepted) 1-1-2009-0398154-14
14 [명세서등 보정]보정서
[Amendment to Description, etc.] Amendment		 2009.06.30 보정승인간주 (Regarded as an acceptance of amendment) 1-1-2009-0398153-68
15 최후의견제출통지서
Notification of reason for final refusal		 2009.11.16 발송처리완료 (Completion of Transmission) 9-5-2009-0469950-20
16 [명세서등 보정]보정서
[Amendment to Description, etc.] Amendment		 2010.01.07 보정승인 (Acceptance of amendment) 1-1-2010-0008702-57
17 [거절이유 등 통지에 따른 의견]의견(답변, 소명)서
[Opinion according to the Notification of Reasons for Refusal] Written Opinion(Written Reply, Written Substantiation)		 2010.01.07 수리 (Accepted) 1-1-2010-0008705-94
18 등록결정서
Decision to grant		 2010.05.28 발송처리완료 (Completion of Transmission) 9-5-2010-0225735-89
19 출원인정보변경(경정)신고서
Notification of change of applicant's information		 2010.08.12 수리 (Accepted) 4-1-2010-5149278-93
20 출원인정보변경(경정)신고서
Notification of change of applicant's information		 2012.04.06 수리 (Accepted) 4-1-2012-5073964-60
21 출원인정보변경(경정)신고서
Notification of change of applicant's information		 2012.12.24 수리 (Accepted) 4-1-2012-5270171-92
22 출원인정보변경(경정)신고서
Notification of change of applicant's information		 2014.02.11 수리 (Accepted) 4-1-2014-5018243-16
23 출원인정보변경(경정)신고서
Notification of change of applicant's information		 2014.04.22 수리 (Accepted) 4-1-2014-5049934-62
24 출원인정보변경(경정)신고서
Notification of change of applicant's information		 2015.04.27 수리 (Accepted) 4-1-2015-5055330-26
25 출원인정보변경(경정)신고서
Notification of change of applicant's information		 2019.10.10 수리 (Accepted) 4-1-2019-5210941-09
번호, 청구항의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 청구항 표입니다.
번호 청구항
1 1
공급 전압의 변동에 따라 클럭을 지연시키고, 지연된 클럭의 위상에 따라 노이즈 코드를 출력하는 노이즈 디텍터; 및 상기 노이즈 코드에 따라 상기 클럭의 지연시키는 정도를 달리하여 디엘엘 클럭을 출력하는 디엘엘부를 포함하는 반도체 집적 회로
2 2
제 1 항에 있어서, 상기 노이즈 디텍터는, 상기 공급 전압의 변동에 따라 상기 클럭을 지연시키고, 지연된 클럭의 위상에 따라 제1 노이즈 코드를 출력하는 제1 비교부; 및 상기 공급 전압의 변동에 따라 상기 클럭을 지연시키고, 지연된 클럭의 위상에 따라 제2 노이즈 코드를 출력하는 제2 비교부를 포함하는 것을 특징으로 하는 반도체 집적 회로
3 3
제 2 항에 있어서, 상기 제1 비교부는, 상기 클럭을 입력받아 제1 지연 신호를 출력하며, 상기 공급 전압의 증가에 따라 제1 딜레이 감소량을 갖는 제1 지연부; 상기 클럭을 입력받아 제2 지연 신호를 출력하며, 상기 공급 전압의 증가에 따라 제2 딜레이 감소량을 갖는 제2 지연부; 및 상기 제1 지연 신호 및 상기 제2 지연 신호의 위상을 비교하여 제1 노이즈 코드를 출력하는 제1 위상 감지부를 포함하는 것을 특징으로 하는 반도체 집적 회로
4 4
제 3 항에 있어서, 상기 제2 비교부는, 상기 제1 지연부; 상기 클럭을 입력받아 제3 지연 신호를 출력하며, 상기 공급 전압의 증가에 따라 제2 딜레이 감소량을 갖는 제3 지연부; 및 상기 제1 지연 신호 및 상기 제3 지연 신호의 위상을 비교하여 제2 노이즈 코드를 출력하는 제2 위상 감지부를 포함하며, 상기 제3 지연부는 상기 제2 지연부에 비해 오프셋 딜레이를 추가로 포함하는 것을 특징으로 하는 반도체 집적 회로
5 5
제 4 항에 있어서, 상기 제1 지연부는, 복수의 지연 셀로 구성되며, 각각의 지연 셀은, 상기 클럭을 입력받는 제1 인버터; 상기 제1 인버터의 출력과 접지 전압 사이에 연결된 제1 캐패시터부; 및 상기 제1 인버터의 출력을 입력받는 제2 인버터를 포함하는 것을 특징으로 하는 반도체 집적 회로
6 6
제 5 항에 있어서, 상기 제1 캐패시터부는, 상기 공급 전압을 게이트에 입력받고, 드레인이 상기 제1 인버터의 출력에 연결되는 엔모스 트랜지스터; 및 상기 엔모스 트랜지스터의 소스와 접지 전압 사이에 연결된 모스 캐패시터를 포함하는 것을 특징으로 하는 반도체 집적 회로
7 7
제 1 항에 있어서, 상기 디엘엘부는, 상기 노이즈 코드에 따라 상기 클럭의 지연시키는 시간을 가변시키는 코오스 딜레이라인부를 포함하는 것을 특징으로 하는 반도체 집적 회로
8 8
제 7 항에 있어서, 상기 코오스 딜레이라인부는, 상기 클럭을 입력 받고, 제어 신호에 따라 복수의 코오스 딜레이 셀 중 하나로 출력하는 입력부; 및 상기 노이즈 코드에 따라 상기 입력부의 출력을 지연시키는 상기 복수의 코오스 딜레이 셀로 구성된 것을 특징으로 하는 반도체 집적 회로
9 9
제 8 항에 있어서, 상기 복수의 코오스 딜레이 셀은 각각의 코오스 딜레이 셀이 직렬 연결되고, 상기 노이즈 코드에 의해 상기 코오스 딜레이 셀에 의한 지연 시간이 달라지는 것을 특징으로 하는 반도체 집적 회로
10 10
제 9 항에 있어서, 상기 복수의 코오스 딜레이셀은 제1 내지 제n 코오스 딜레이 셀(n은 2이상의 자연수)로 구성되며, 제m 코오스 딜레이 셀(m은 2보다 크고 n보다 작은 자연수)은, 상기 제 m-1 코오스 딜레이 셀의 출력 및 상기 입력부의 출력을 입력받는 낸드 게이트; 상기 낸드 게이트의 출력을 입력받아 반전시키는 복수의 인버터; 및 상기 낸드 게이트의 출력 또는 상기 복수의 인버터들의 출력들 중에 하나의 입력이 연결되고, 하나의 입력은 상기 노이즈 코드를 입력받는 낸드 게이트로 구성된 것을 특징으로 하는 반도체 집적 회로
지정국 정보가 없습니다
패밀리정보가 없습니다
국가 R&D 정보가 없습니다.