| 1 |
1
(a) 반도체 기판 상에 비드 크기의 일정 비율만큼 낮은 높이부터 상기 일정 비율만큼 높은 높이 내의 어느 한 높이로 산화막을 형성하고, 상기 산화막의 테두리 부분을 제외한 내부를 식각하여, 산화막 wall을 생성하는 단계; 및(b) 상기 산화막 wall이 생성된 상기 반도체 기판 상에 복수의 비드를 도포하고, 스핀 코팅을 적용하여 복수의 비드를 상기 산화막 wall의 안쪽에 단일층으로 코팅하는 단계; 를 포함하는 것을 특징으로 하는 비드 사이즈에 따른 모노레이어 코팅 방법
|
| 2 |
2
제 1항에 있어서, 상기 일정 비율은 상기 비드 크기의 50% 미만인 것을 특징으로 하는 모노레이어 코팅 방법
|
| 3 |
3
제 1 항에 있어서, 상기 (a) 단계는,(a-1) 상기 반도체 기판 상에 코팅하고자 하는 비드 크기의 상기 일정 비율만큼 낮은 높이부터 상기 일정 비율만큼 높은 높이 내의 어느 한 높이로 산화막을 증착하는 단계;(a-2) 미리 생성된 상기 반도체 기판의 테두리 부분만 패턴이 형성되어 있는 마스크를 상기 반도체 기판 상에 정렬하고, 자외선 노출 및 현상하여, 상기 산화막 상에 테두리 패턴을 형성하는 단계; 및(a-3) 상기 산화막 상의 패턴에 따라 산화막을 식각하여 상기 산화막 wall을 생성하는 단계; 를 더 포함하는 것을 특징으로 하는 비드 사이즈에 따른 모노레이어 코팅 방법
|
| 4 |
4
제 1항 내지 제 3항 중 어느 한 항의 비드 사이즈에 따른 모노레이어 코팅 방법을 이용한 발광 다이오드 제조 방법에 있어서,상기 (a) 단계는, 빛을 발생시키는 질화물층이 형성된 상기 반도체 기판 상에 상기 산화막 wall을 생성하고, 상기 (b) 단계 이후에,(c) 상기 단일층으로 코팅된 비드들의 간격을 조절하는 단계;(d) 상기 비드들의 사이로 보이는 상기 반도체 기판의 최상층을 식각하여 상기 반도체 기판의 최상층 표면에 나노 패턴 구조를 형성하는 단계; (e) 상기 비드들을 제거하는 단계;(f) 상기 나노 패턴 구조가 형성된 반도체 기판 상에 투명 전도성 전극을 증착하는 단계; 및(g) 상기 투명 전도성 전극이 증착된 반도체 기판에 p-pad 및 n-pad를 부착하는 단계; 를 포함하는 것을 특징으로 하는 비드 사이즈에 따른 모노레이어 코팅 방법을 이용한 발광 다이오드 제조 방법
|
| 5 |
5
제 4항에 있어서,상기 (c) 단계에서는,상기 단일층으로 코팅된 비드들에 건식 식각을 적용하고, 상기 건식 식각 시의 이온 가속 속도를 조절하여 상기 비드들의 간격을 조절하는 것을 특징으로 하는 비드 사이즈에 따른 모노레이어 코팅 방법을 이용한 발광 다이오드 제조 방법
|
| 6 |
6
제 1항 내지 제 3항 중 어느 한 항의 비드 사이즈에 따른 모노레이어 코팅 방법을 이용한 발광 다이오드 제조 방법에 있어서,상기 (a) 단계 이전에, 질화물층이 형성된 상기 반도체 기판 상에 투명 전도성 전극을 증착하는 단계; 를 포함하고,상기 (a) 단계는, 상기 투명 전도성 전극이 증착된 상기 반도체 기판 상에 상기 산화막 wall을 생성하며, 상기 (b) 단계 이후에,(c) 상기 단일층으로 코팅된 비드들의 간격을 조절하는 단계;(d) 상기 비드들의 사이로 보이는 상기 반도체 기판 상의 투명 전도성 전극을 식각하여 상기 투명 전도성 전극 표면에 나노 패턴 구조를 형성하는 단계; (e) 상기 비드들을 제거하는 단계; 및(h) 상기 투명 전도성 전극에 나노 패턴 구조가 형성된 상기 반도체 기판에 p-pad 및 n-pad를 부착하는 단계; 를 더 포함하는 것을 특징으로 하는 비드 사이즈에 따른 모노레이어 코팅 방법을 이용한 발광 다이오드 제조 방법
|
| 7 |
7
제 6항에 있어서,상기 (c) 단계에서는,상기 단일층으로 코팅된 비드들에 건식 식각을 적용하고, 상기 건식 식각 시의 이온 가속 속도를 조절하여 상기 비드들의 간격을 조절하는 것을 특징으로 하는 비드 사이즈에 따른 모노레이어 코팅 방법을 이용한 발광 다이오드 제조 방법
|
