| 1 |
1
전원 전압 및 출력 노드 사이에 연결된 로드부;상기 출력 노드 및 제 1 노드 사이에 연결되어 입력 신호를 입력받는 입력 신호 수신부;상기 제 1 노드 및 접지 전압 사이에 연결된 소스부; 및상기 출력 노드의 출력 신호에 응답하여 바이어스 전압을 출력하는 제어부를 포함하고상기 소스부는 상기 바이어스 전압에 따라 상기 제 1 노드에서 상기 접지 전압으로 흐르는 전류량이 조절되는 버퍼 회로
|
| 2 |
2
제 1 항에 있어서, 상기 제어부는 상기 출력 노드 및 제 2 노드 사이에 연결되고, 상기 출력 신호의 전압을 분배하여 상기 바이어스 전압을 생성하는 전압 분배부; 및상기 제 2 노드 및 상기 접지 전압 사이에 연결되고, 상기 전압 분배부에 전원을 공급하는 전원부를 포함하는 버퍼 회로
|
| 3 |
3
제 2 항에 있어서, 상기 전압 분배부는 직렬로 연결된 트랜지스터 및 저항 소자를 포함하여 구성된 버퍼 회로
|
| 4 |
4
제 1 항에 있어서, 상기 출력 노드의 전압이 상기 출력 신호로서 출력되는 버퍼 회로
|
| 5 |
5
입력 신호 및 보정 신호를 합산하여 합산 신호를 생성하는 정정부;상기 합산 신호를 증폭하여 출력 신호로서 출력하는 증폭부; 및상기 출력 신호의 듀티를 확인하고 확인 결과를 상기 보정 신호로서 출력하는 검출부를 포함하고, 상기 정정부는 상기 합산 신호의 출력에 따라 상기 합산 신호를 생성하기 위한 전류량이 조절되며,상기 정정부는, 전원 전압 및 출력 노드 사이에 연결된 로드부; 상기 출력 노드 및 제 1 노드 사이에 연결되어 상기 입력 신호를 입력받는 입력 신호 수신부; 상기 제 1 노드 및 접지 전압 사이에 연결된 제 1 소스부; 상기 출력 노드 및 제 2 노드 사이에 연결되어 상기 보정 신호를 입력받는 보정 신호 수신부; 상기 제 2 노드 및 상기 접지 전압 사이에 연결된 제 2 소스부; 및 상기 출력 노드의 상기 합산 신호에 응답하여 바이어스 전압을 출력하는 제어부를 포함하고, 상기 제 1 및 제 2 소스부는 상기 바이어스 전압에 따라 각각 상기 제 1 노드 및 상기 제 2 노드에서 상기 접지 전압으로 흐르는 전류량이 조절되고, 상기 출력 노드의 전압이 상기 합산 신호로서 출력되는 버퍼 회로를 포함하는 듀티 보정 회로
|
| 6 |
6
삭제
|
| 7 |
7
제 5 항에 있어서, 상기 제어부는 상기 출력 노드 및 제 3 노드 사이에 연결되고, 상기 합산 신호의 전압을 분배하여 상기 바이어스 전압을 생성하는 전압 분배부; 및상기 제 3 노드 및 상기 접지 전압 사이에 연결되고, 상기 전압 분배부에 전원을 공급하는 전원부를 포함하는 듀티 보정 회로
|
| 8 |
8
제 7 항에 있어서, 상기 전압 분배부는 직렬로 연결된 트랜지스터 및 저항 소자를 포함하여 구성된 듀티 보정 회로
|
| 9 |
9
삭제
|
| 10 |
10
제 1 입력 및 제 2 입력을 증폭하여 제 1 출력 및 제 2 출력을 출력하고, 상기 제 1 출력은 상기 제 2 입력으로 피드백되고, 상기 제 2 출력은 상기 제 1 입력으로 피드백되는 차동 증폭기; 및상기 제 1 출력 및 상기 제 2 입력 사이에 연결된 커플링 커패시터를 포함하고,상기 차동 증폭기는 전원 전압과, 상기 제 1 출력 및 상기 제 2 출력을 각각 출력하는 제 1 출력 노드 및 제 2 출력 노드 사이에 연결된 로드부; 상기 제 1 및 제 2 출력 노드와 제 1 노드 사이에 연결되어 제 1 입력 및 제 2 입력을 입력받는 입력 신호 수신부; 상기 제 1 노드 및 접지 전압 사이에 연결된 소스부; 및 상기 제 1 및 제 2 출력에 응답하여 바이어스 전압을 출력하는 제어부를 포함하고, 상기 소스부는 상기 바이어스 전압에 따라 상기 제 1 노드에서 상기 접지 전압으로 흐르는 전류량을 조절하는 버퍼 회로를 포함하는 능동 디커플링 캐패시터
|
| 11 |
11
제 10 항에 있어서, 상기 제 2 입력은 상기 전원 전압과 연결되고, 상기 제 1 입력은 상기 접지 전압과 연결된 능동 디커플링 커패시터
|
