| 1 |
1
정적 랜덤 액세스 메모리에 있어서,비트 셀에 접속된 제 1 및 제 2 비트라인에 프라차지 전압을 공급하는 프리차지부,일측 단자 또는 타측 단자가 접지 단자에 선택적으로 접속되거나 플로팅되는 커패시터,상기 비트라인과 상기 커패시터를 선택적으로 접속시켜 상기 비트라인의 전압 레벨을 조절하는 클램핑부 및상기 비트 셀, 프리차지부, 커패시터 및 클램핑부를 포함하는 단위 메모리 셀에 포함되며, 선택신호의 수신에 따라 상기 단위 메모리 셀의 비트라인을 활성화시키는 먹스부를 포함하되,상기 클램핑부는 전하 공유 제어 신호에 따라 상기 제 1 및 제 2 비트라인과 상기 커패시터를 접속시켜, 상기 제 1 및 제 2 비트라인과 상기 커패시터의 전하 공유를 유도하는 정적 랜덤 액세스 메모리
|
| 2 |
2
제 1 항에 있어서,쓰기 구동 신호에 따라 상기 제 1 및 제 2 비트라인에 각각 상보적인 레벨의 입력 데이터를 인가하는 쓰기 구동부를 더 포함하는 정적 랜덤 액세스 메모리
|
| 3 |
3
제 1 항에 있어서,독출 명령에 따라 상기 커패시터의 일측 단자를 플로팅 상태로 유지시키고,상기 클램핑부를 통해 상기 제 1 및 제 2 비트라인과 상기 커패시터의 타측 단자를 소정의 시간 동안 접속시켜 프리차지된 비트라인의 전압레벨을 소정의 전압레벨만큼 감소시키며,상기 비트 셀에 저장된 데이터에 따라 상기 제 1 비트라인과 상기 제 2 비트라인의 전압레벨이 변화되도록 하는 정적 랜덤 액세스 메모리
|
| 4 |
4
제 2 항에 있어서,쓰기 명령에 따라 상기 커패시터의 일측 단자를 플로팅 상태로 유지시키고,상기 클램핑부를 통해 상기 제 1 및 제 2 비트라인과 상기 커패시터의 타측 단자를 소정의 시간 동안 접속시켜 프라치지된 비트라인의 전압레벨을 소정의 전압레벨만큼 감소시키며,상기 비트 셀에 저장된 데이터에 따라 상기 제 1 비트라인과 상기 제 2 비트라인의 전압레벨이 변화되도록 하여 상기 비트 셀의 데이터를 감지하고,상기 쓰기 구동부를 통해 상기 제 1 비트라인과 상기 제 2 비트라인에 각각 데이터를 인가하고, 상기 쓰기 구동부와 접속된 커패시터의 타측 단자를 플로팅 상태로 유지시키며,상기 커패시터의 일측 단자를 접지시켜 상기 커패시터의 타측 단자에 음전압을 발생시키고,상기 커패시터를 상기 제 1 비트라인 및 상기 제 2 비트라인 중 로우 레벨의 입력 데이터가 인가되는 비트라인에 접속시켜 해당 비트라인의 전압레벨을 감소시키는 정적 랜덤 액세스 메모리
|
| 5 |
5
정적 랜덤 액세스 메모리의 구동 방법에 있어서,비트 셀에 접속된 제 1 및 제 2 비트라인을 프리차지시키는 단계,단위 메모리 셀 단위로 포함된 커패시터를 플로팅 상태로 유지시키는 단계,상기 제 1 및 제 2 비트라인과 커패시터 사이에 접속된 클램핑부를 통해 상기 제 1 및 제 2 비트라인과 상기 커패시터를 소정시간 동안 접속시켜 프리차지된 비트라인의 전압레벨을 소정의 전압레벨만큼 감소시키는 단계 및상기 비트 셀에 저장된 데이터에 따라 상기 제 1 비트라인과 상기 제 2 비트라인의 전압레벨이 변화하는 단계를 포함하는 정적 랜덤 액세스 메모리의 구동 방법
|
| 6 |
6
제 5 항에 있어서,상기 커패시터를 플로팅 상태로 유지시키는 단계는,상기 커패시터의 일측 단자를 접지시킨 후 상기 커패시터의 일측 단자를 플로팅시키는 것인 정적 랜덤 액세스 메모리의 구동 방법
|
| 7 |
7
제 5 항에 있어서,쓰기 구동부를 통해 제 1 비트라인과 제 2 비트라인에 각각 입력 데이터를 인가하는 단계,상기 쓰기 구동부와 접속된 상기 커패시터의 타측 단자를 플로팅 상태로 유지시키는 단계,상기 커패시터의 일측 단자를 접지시켜, 상기 커패시터의 타측 단자에 음전압을 발생시키는 단계 및상기 커패시터를 상기 제 1 비트라인 및 제 2 비트라인 중 로우 레벨의 입력 데이터가 인가되는 비트라인에 접속시켜, 해당 비트라인의 전압레벨을 감소시키는 단계를 더 포함하는 정적 랜덤 액세스 메모리의 구동 방법
|
