| 1 |
1
실리콘의 전면층에 불순물을 주입하여 생성된 캐소드 영역;상기 실리콘의 전면층에서 상기 캐소드 영역에 접하여 게이트 절연물질 및 게이트 도전체로 형성된 게이트;상기 실리콘의 후면층에 복수의 트렌치가 형성되고, 상기 형성된 트렌치에 채워진 절연물질에 의해 복수의 영역으로 분할된 분할형 애노드 영역; 및상기 캐소드 영역 및 상기 분할형 애노드 영역 사이의 캐리어를 전달하는 드리프트 영역을 포함하는 분할형 애노드를 갖는 절연 게이트 바이폴라 트랜지스터
|
| 2 |
2
제 1 항에 있어서,상기 분할형 애노드 영역은p 타입으로 도핑된 실리콘 영역을 복수개로 분할하고, 상기 분할된 p 타입으로 도핑된 실리콘 영역들 사이를 상기 절연물질로 채운 구조인 것을 특징으로 하는 분할형 애노드를 갖는 절연 게이트 바이폴라 트랜지스터
|
| 3 |
3
제 1 항에 있어서,상기 분할형 애노드 영역은p 타입으로 도핑된 실리콘 영역이 상기 드리프트 영역의 후면층에 곡면 형태로 형성되고, 상기 절연물질로 형성된 복수개의 영역이 상기 p 타입으로 도핑된 실리콘 영역에 접하는 형태로 형성된 것을 특징으로 하는 분할형 애노드를 갖는 절연 게이트 바이폴라 트랜지스터
|
| 4 |
4
제 1 항에 있어서,상기 게이트는평판형 또는 트렌치형 중 어느 하나의 형태인 것을 특징으로 하는 분할형 애노드를 갖는 절연 게이트 바이폴라 트랜지스터
|
| 5 |
5
제 1 항에 있어서,상기 절연물질은실리콘 옥사이드, 폴리 실리콘, 아말포스 실리콘, 실리콘 나이트 라이드 또는 실리콘 옥시 나이트라이드 중 어느 하나인 것을 특징으로 하는 분할형 애노드를 갖는 절연 게이트 바이폴라 트랜지스터
|
| 6 |
6
제 1 항에 있어서,상기 드리프트 영역은저농도로 도핑된 n 타입의 영역이고,상기 캐소드 영역은상기 드리프트 영역에 p 타입의 베이스가 도핑되고, 상기 p 타입의 베이스에 고농도로 도핑된 n 타입의 영역이 형성된 형태인 것을 특징으로 하는 분할형 애노드를 갖는 절연 게이트 바이폴라 트랜지스터
|
| 7 |
7
실리콘의 전면층에 불순물을 주입하여 생성된 캐소드 영역;상기 실리콘의 전면층에서 상기 캐소드 영역에 접하여 게이트 절연물질 및 게이트 도전체로 형성된 게이트;상기 캐소드 영역 및 게이트와 이격된 상기 실리콘의 전면층에 복수의 트렌치가 형성되고, 상기 형성된 트렌치에 채워진 절연물질에 의해 복수의 영역으로 분할된 분할형 애노드 영역; 및상기 실리콘의 후면층에서 상기 캐소드 영역 및 상기 분할형 애노드 영역 사이의 캐리어를 전달하는 드리프트 영역을 포함하는 분할형 애노드를 갖는 절연 게이트 바이폴라 트랜지스터
|
| 8 |
8
제 7 항에 있어서,상기 분할형 애노드 영역은p 타입으로 도핑된 실리콘 영역을 복수개로 분할하고, 상기 분할된 p 타입으로 도핑된 실리콘 영역들 사이를 상기 절연물질로 채운 구조인 것을 특징으로 하는 분할형 애노드를 갖는 절연 게이트 바이폴라 트랜지스터
|
| 9 |
9
제 7 항에 있어서,상기 드리프트 영역은저농도로 도핑된 n 타입의 영역이고,상기 캐소드 영역은상기 드리프트 영역에 p 타입의 베이스가 도핑되고, 상기 p 타입의 베이스에 고농도로 도핑된 n 타입의 영역이 형성된 형태인 것을 특징으로 하는 분할형 애노드를 갖는 절연 게이트 바이폴라 트랜지스터
|
| 10 |
10
실리콘에 불순물을 주입하여 캐리어 전달을 위한 드리프트 영역을 형성하는 단계;상기 실리콘의 전면층에 게이트 절연물질 및 게이트 도전체를 이용하여 게이트를 형성하고, 상기 게이트에 사진 식각 공정을 적용하여 게이트 패턴을 형성하는 단계;상기 실리콘의 전면층에 불순물을 주입하여 캐소드 영역을 형성하는 단계; 및상기 실리콘의 후면층에 복수의 트렌치를 형성하고, 상기 형성된 트렌치에 절연물질을 채워 복수의 영역으로 분할한 분할형 애노드 영역을 형성하는 단계를 포함하는 분할형 애노드를 갖는 절연 게이트 바이폴라 트랜지스터의 제조방법
|
| 11 |
11
제 10 항에 있어서,상기 캐소드 영역을 형성하는 단계는상기 게이트 및 상기 캐소드 영역의 상부에 층간 절연물을 형성하는 단계를 포함하는 것을 특징으로 하는 분할형 애노드를 갖는 절연 게이트 바이폴라 트랜지스터의 제조방법
|
| 12 |
12
제 10 항에 있어서,상기 분할형 애노드 영역을 형성하는 단계는p 타입으로 도핑된 상기 실리콘의 후면층을 에치백하는 단계;상기 실리콘의 후면층에 사진 식각 공정을 적용하여 복수의 트렌치를 형성하는 단계;상기 형성된 트렌치에 실리콘 옥사이드, 폴리 실리콘, 아말포스 실리콘, 실리콘 나이트 라이드 또는 실리콘 옥시 나이트라이드 중 어느 하나의 절연물을 채우는 단계; 및상기 채워진 절연물을 에치백하는 단계를 포함하는 것을 특징으로 하는 분할형 애노드를 갖는 절연 게이트 바이폴라 트랜지스터의 제조방법
|
| 13 |
13
제 10 항에 있어서,상기 드리프트 영역을 형성하는 단계는p 타입으로 고동도로 도핑된 실리콘의 전면층에 에피 실리콘을 형성하는 단계를 포함하는 것을 특징으로 하는 분할형 애노드를 갖는 절연 게이트 바이폴라 트랜지스터의 제조방법
|
