| 1 |
1
제1 타이밍 클럭 및 상기 제1 타이밍 클럭과 위상이 반대인 제2 타이밍 클럭을 생성하는 PLL부,입력신호의 에지가 검출되는 시간을 상기 제1 타이밍 클럭의 펄스를 계수하여 측정하는 계수기, 상기 입력신호를 동시에 하고 복수의 지연소자가 직렬로 배열된 제1 및 제2 지연선과, 상기 제1 지연선의 각 지연소자의 출력을 입력으로 하고 상기 제2 타이밍 클럭을 동작주파수로 하는 제1 플립플롭부, 상기 제2 지연선의 각 지연소자의 출력을 입력으로 하고 상기 제1 타이밍 클럭을 동작주파수로 하는 제2 플립플롭부와, 상기 제1 및 제2 플립플롭부의 출력 중 하나를 선택하여 출력하는 출력 논리부를 포함하는 정밀시간 보간기, 그리고상기 계수기와 상기 정밀시간 보간기로 측정한 시간에 대한 디지털값을 수신하고, 수신한 디지털값을 이용하여 상기 입력신호에 대한 타임스탬프를 만드는 타임스탬프 생성부를 포함하는,지연선 기반 시간-디지털 변환기
|
| 2 |
2
제1항에서,상기 출력 논리부는 복수의 먹스로 구성되며, 상기 복수의 먹스 각각은 상기 제2 플립플롭부로부터 제공되는 제1 및 제2 신호를 선택신호로 하고, 상기 제1 및 제2 신호에 따라 상기 제1 및 제2 플립플롭부의 출력 중 하나를 선택하며,상기 제2 플립플롭부로부터 제공되는 제1 및 제2 신호는 상기 제2 지연선의 도파시간을 파악할 수 있게 하는 신호인 것을 특징으로 하는,지연선 기반 시간-디지털 변환기
|
| 3 |
3
제1항에서,상기 출력 논리부는 복수의 먹스로 구성되며, 상기 복수의 먹스 각각은 제1 및 제2 신호를 선택신호로 하고, 상기 제1 및 제2 신호에 따라 상기 제1 및 제2 플립플롭부의 출력 중 하나를 선택하며,상기 제1 및 제2 플립플롭부는 복수의 D 플립플롭으로 구성되고, 상기 복수의 D 플립플롭 각각은 해당 지연선의 지연소자에 의해 지연된 상기 입력신호를 입력으로 하며, 상기 제1 신호는 상기 제1 플립플롭부의 첫번째 D 플립플롭의 출력이고,상기 제2 신호는 상기 제2 플립플롭부의 첫번째 D 플립플롭의 출력인 것을 특징으로 하는,지연선 기반 시간-디지털 변환기
|
| 4 |
4
제3항에서,상기 복수의 먹스 각각은 상기 제1 및 제2 신호가 동일하면 상기 제1 플립플롭부의 출력을 선택하고, 상기 제1 및 제2 신호가 다르면 상기 제2 플립플롭부의 출력을 선택하는 것을 특징으로 하는,지연선 기반 시간-디지털 변환기
|
| 5 |
5
제2항에서,상기 제1 및 제2 플립플롭부는 복수의 D 플립플롭으로 구성되고, 상기 복수의 D 플립플롭 각각은 해당 지연선의 지연소자에 의해 지연된 상기 입력신호를 입력으로 하며, 상기 제1 신호는 상기 제2 플립플롭부의 첫번째 D 플립플롭의 출력이고,상기 제2 신호는 상기 제2 플립플롭부의 마지막번째 D 플립플롭의 출력인 것을 특징으로 하는,지연선 기반 시간-디지털 변환기
|
| 6 |
6
제5항에서,상기 복수의 먹스 각각은 상기 첫번째 D 플립플롭의 출력이 "1"이고 상기 마지막번째 D 플립플롭의 출력이 "1"이면 상기 제1 플립플롭부의 출력을 선택하고, 상기 첫번째 D 플립플롭의 출력이 "1"이고 상기 마지막번째 D 플립플롭의 출력이 "0"이면 상기 제2 플립플롭부의 출력을 선택하는 것을 특징으로 하는,지연선 기반 시간-디지털 변환기
|
| 7 |
7
제1항에서,상기 출력 논리부는 복수의 먹스로 구성되며, 상기 출력 논리부의 각 먹스로부터 출력되는 디지털 신호의 비트 수를 설정된 비트 수만큼으로 줄이는 엔코더 기능을 수행하는 정밀시간정보 생성부를 더 포함하는,지연선 기반 시간-디지털 변환기
|
| 8 |
8
제7항에서, 상기 정밀시간정보 생성부는,각 지연소자(d)의 지연 시간을 통계적 방법 등을 이용해 추정하고 실시간으로 정밀시간을 보정하는 보정기 기능을 더 가지는 것을 특징으로 하는,지연선 기반 시간-디지털 변환기
|
| 9 |
9
제1항에서,상기 지연소자는 버퍼(buffer), 게이트(gate), 반전기(inverter), 캐리 로직(carry chain) 중 하나인 것을 특징으로 하는,지연선 기반 시간-디지털 변환기
|
