| 1 |
1
제 1 입력단에 입력되는 제 1전압신호와 제 2 입력단에 입력되는 제 2전압신호를 비교하여 그에 상응하는 하나의 전압 신호를 출력하는 비교기에 있어서, 전류신호를 증폭하고 증폭된 전류 신호를 미러링하는 복수개의 트랜지스터와, 상기 트랜지스터 중 적어도 하나에 결합된 문턱전압 보상수단을 포함하여 상기 제 1입력단과 제 2입력단으로부터 입력된 각 전압신호에 상응하는 두 개의 전류신호를 미러링하는 사전 신호 증폭부; 상기 사전 신호 증폭부로부터 출력된 전류신호에 의해 미러링되는 트랜지스터, 수신된 두 개의 전류신호를 증폭 및 비교하기 위한 트랜지스터 및 상기 트랜지스터 중 적어도 하나에 결합된 문턱전압 보상수단을 포함하여 비교된 두 개의 전류신호에 상응하여 두 개의 전압신호를 출력하는 신호 비교부; 상기 신호 비교부로부터 입력된 두 개의 전압 신호에 상응하는 하나의 전압 신호를 출력하는 논리 회로부 를 포함하는 오프셋을 보상한 비교기
|
| 2 |
2
제 1항에 있어서, 상기 보상수단은 상기 트랜지스터의 일단과 연결되는 전원부; 상기 전원부 및 상기 트랜지스터의 게이트와 일단이 연결되고 다른 일단은 접지와 연결되는 커패시터; 및 상기 커패시터에 검출기간 동안에는 상기 트랜지스터의 문턱전압과 동일한 전압을 형성하고, 구동시에는 상기 트랜지스터의 게이트로 상기 전압을 인가하는 수단 을 포함하는 것을 특징으로 하는 오프셋을 보상한 비교기
|
| 3 |
3
제 2항에 있어서, 상기 트랜지스터의 게이트로 문턱전압만큼의 전압을 인가하는 수단은 상기 전원부와 연결되는 경로에 위치하고 상기 커패시터에 전압을 인가하기 위해 제1 검출기간 동안 닫히는 제1스위치; 상기 인가된 전압을 상기 문턱전압만큼 방전하기 위해 접지와 연결되는 경로에 위치하여 제1 및 제2 검출기간 동안 닫히는 제2스위치; 및 상기 비교기의 구동을 위해 구동기간 동안 닫히는 제3스위치를 포함하는 것을 특징으로 하는 오프셋을 보상한 비교기
|
| 4 |
4
제 1항에 있어서, 상기 보상수단은 상기 사전 신호 증폭부와 상기 신호 비교부의 각 트랜지스터마다 구비되는 것을 특징으로 하는 오프셋을 보상한 비교기
|
| 5 |
5
제 1항에 있어서, 미러링을 수행하는 트랜지스터 및 상기 트랜지스터로부터 미러링되는 트랜지스터의 보상수단은 일단이 접지와 연결된 상기 두 개의 트랜지스터의 각 다른 일단과 연결되는 전원부; 상기 미러링을 수행하는 트랜지스터의 문턱전압과 동일한 전압을 형성하기 위해 상기 전원부와 연결되며, 다른 일단에 상기 트랜지스터의 게이트와 연결되는 제1커패시터; 상기 미러링되는 트랜지스터의 문턱전압과 동일한 전압을 형성하기 위해 상기 전원부와 연결되며, 다른 일단에 상기 트랜지스터의 게이트와 연결되는 제2커패시터; 및 상기 두 개의 커패시터 사이의 전류 경로와 전원부의 연결을 위한 스위치 를 포함하되, 미러링을 수행하는 트랜지스터쌍을 동시에 보상하는 것을 특징으로 하는 오프셋을 보상한 비교기
|
| 6 |
6
제 1항 내지 제5항 중 어느 한 항에 있어서, 상기 트랜지스터는 Poly-Si TFT인 것을 특징으로 하는 오프셋을 보상한 비교기
|
| 7 |
7
미러링 하는 제1트랜지스터; 미러링 되는 제2트랜지스터; 일단이 접지와 연결된 상기 제1트랜지스터 및 상기 제2트랜지스터의 각 다른 일단과 연결되는 전원부; 상기 제1트랜지스터의 문턱전압과 동일한 전압을 형성하기 위해 상기 전원부와 연결되며, 다른 일단에 상기 제1트랜지스터의 게이트와 연결되는 제1커패시터; 상기 제2트랜지스터의 문턱전압과 동일한 전압을 형성하기 위해 상기 전원부와 연결되며, 다른 일단에 상기 제2트랜지스터의 게이트와 연결되는 제2커패시터; 및 상기 두 개의 커패시터 사이의 전류 경로에 상기 전원부를 연결하기 위한 스위치 를 포함하는 트랜지스터의 문턱전압 보상회로
|
| 8 |
7
미러링 하는 제1트랜지스터; 미러링 되는 제2트랜지스터; 일단이 접지와 연결된 상기 제1트랜지스터 및 상기 제2트랜지스터의 각 다른 일단과 연결되는 전원부; 상기 제1트랜지스터의 문턱전압과 동일한 전압을 형성하기 위해 상기 전원부와 연결되며, 다른 일단에 상기 제1트랜지스터의 게이트와 연결되는 제1커패시터; 상기 제2트랜지스터의 문턱전압과 동일한 전압을 형성하기 위해 상기 전원부와 연결되며, 다른 일단에 상기 제2트랜지스터의 게이트와 연결되는 제2커패시터; 및 상기 두 개의 커패시터 사이의 전류 경로에 상기 전원부를 연결하기 위한 스위치 를 포함하는 트랜지스터의 문턱전압 보상회로
|
