| 1 |
1
여러 번의 스캔주기의 처음 반주기에 셋팅값을 선택하고, 나중 반주기에 스캔주기마다 하나씩 입력되는 비교값을 선택하는 선택부;다수의 레지스터를 포함하는 레지스터부; 및스캔주기마다 상기 레지스터부의 레지스터를 순차적으로 활성화하는 제어부를 포함하고,상기 다수의 레지스터 중 활성화된 레지스터는 상기 선택부의 출력값을 저장하는 축차 근사형 레지스터 회로
|
| 2 |
2
제 1항에 있어서,상기 셋팅값은 ''1''인 축차 근사형 레지스터 회로
|
| 3 |
3
제 2항에 있어서,상기 다수의 레지스터는 스캔 동작의 개시 전에 저장된 값이 모두 ''0''으로 초기화되는 축차 근사형 레지스터 회로
|
| 4 |
4
제 1항에 있어서,상기 레지스터에 저장된 각각의 값은 멀티비트 디지털 코드의 각각의 비트에 대응되는 축차 근사형 레지스터 회로
|
| 5 |
5
제 4항에 있어서,상기 비교값은 해당 스캔주기의 처음 반주기의 상기 멀티비트 디지털 코드를 아날로그 변환한 신호와 목표값을 비교한 결과인 축차 근사형 레지스터 회로
|
| 6 |
6
제 1항에 있어서,상기 다수의 레지스터는 디플립플롭인 축차 근사형 레지스터 회로
|
| 7 |
7
여러 번의 스캔주기의 처음 반주기에 셋팅값을 선택하고, 나중 반주기에 스캔주기마다 하나씩 입력되는 비교값을 선택하는 선택부; 다수의 레지스터를 포함하고 상기 레지스터에 저장된 각각의 값은 멀티비트 디지털 코드의 각각의 비트에 대응되는 레지스터부; 및 스캔주기마다 상기 레지스터부의 레지스터를 순차적으로 활성화하는 제어부를 포함하고, 상기 다수의 레지스터 중 활성화된 레지스터는 상기 선택부의 출력값을 저장하는 축차 근사형 레지스터 회로;매 스캔주기의 처음 반주기에 상기 멀티비트 디지털 코드를 아날로그 변환한 피드백 전압을 생성하는 디지털 아날로그 변환부; 및매 스캔주기의 나중 반주기에 목표전압과 상기 피드백 전압을 비교하여 상기 비교값을 생성하는 비교부를 포함하는 축차 근사형 아날로그 디지털 변환기
|
| 8 |
8
제 7항에 있어서,상기 셋팅값은 ''1''인 축차 근사형 아날로그 디지털 변환기
|
| 9 |
9
제 7항에 있어서,상기 다수의 레지스터는 스캔 동작의 개시 전에 저장된 값이 모두 ''0''으로 초기화되는 축차 근사형 아날로그 디지털 변환기
|
| 10 |
10
여러 번의 스캔주기의 처음 반주기에 제1셋팅값을 선택하고, 나중 반주기에 스캔주기마다 하나씩 입력되는 제1비교값을 선택하는 제1선택부;상기 여러 번의 스캔주기의 처음 반주기에 제2셋팅값을 선택하고, 나중 반주기에 스캔주기마다 하나씩 입력되는 제2비교값을 선택하는 제2선택부;다수의 제1레지스터와 다수의 제2레지스터를 포함하는 레지스터부; 및스캔주기마다 상기 다수의 제1레지스터 중 하나의 제1레지스터와 상기 다수의 제2레지스터 중 하나의 제2레지스터를 순차적으로 활성화하는 제어부를 포함하고,상기 다수의 제1레지스터 중 활성화된 제1레지스터는 상기 다수의 상기 제1선택부의 출력값을 저장하고, 상기 다수의 제2레지스터 중 활성화된 제2레지스터는 상기 다수의 제2선택부의 출력값을 저장하는 축차 근사형 레지스터 회로
|
| 11 |
11
제 10항에 있어서,상기 제1셋팅값과 제2셋팅값은 ''1''인 축차 근사형 레지스터 회로
|
| 12 |
12
제 11항에 있어서,상기 다수의 제1레지스터와 상기 다수의 제2레지스터는 스캔 동작의 개시 전에 저장된 값이 모두 ''0''으로 초기화되는 축차 근사형 레지스터 회로
|
| 13 |
13
제 12항에 있어서,상기 제1레지스터에 저장된 각각의 값은 멀티비트의 제1디지털 코드의 각각의 비트에 대응되고, 상기 제2레지스터에 저장된 각각의 값은 멀티비트의 제2디지털 코드의 각각의 비트에 대응되는 축차 근사형 레지스터 회로
|
| 14 |
14
제 13항에 있어서,상기 제1비교값은 해당 스캔주기의 처음 반주기의 상기 제1디지털 코드를 아날로그 변환한 신호와 제1목표값을 비교한 결과이고, 상기 제2비교값은 해당 스캔주기의 처음 반주기의 상기 제2디지털 코드를 아날로그 변환한 신호와 제2목표값을 비교한 결과인 축차 근사형 레지스터 회로
|
