맞춤기술찾기

이전대상기술

축차 근사형 레지스터 회로 및 이를 포함하는 축차 근사형 아날로그 디지털 변환기

  • 기술번호 : KST2015141179
  • 담당센터 :
  • 전화번호 :
요약, Int. CL, CPC, 출원번호/일자, 출원인, 등록번호/일자, 공개번호/일자, 공고번호/일자, 국제출원번호/일자, 국제공개번호/일자, 우선권정보, 법적상태, 심사진행상태, 심판사항, 구분, 원출원번호/일자, 관련 출원번호, 기술이전 희망, 심사청구여부/일자, 심사청구항수의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 서지정보 표입니다.
요약 본 발명에 따른 축차 근사형 레지스터 회로는, 여러 번의 스캔주기의 처음 반주기에 셋팅값을 선택하고, 나중 반주기에 스캔주기마다 하나씩 입력되는 비교값을 선택하는 선택부; 다수의 레지스터를 포함하는 레지스터부; 및 스캔주기마다 상기 레지스터부의 레지스터를 순차적으로 활성화하는 제어부를 포함하고, 상기 다수의 레지스터 중 활성화된 레지스터는 상기 선택부의 출력값을 저장한다.
Int. CL H03M 1/38 (2006.01.01) H03M 1/10 (2006.01.01)
CPC H03M 1/38(2013.01) H03M 1/38(2013.01) H03M 1/38(2013.01) H03M 1/38(2013.01)
출원번호/일자 1020100113191 (2010.11.15)
출원인 에스케이하이닉스 주식회사, 한양대학교 산학협력단
등록번호/일자 10-1116355-0000 (2012.02.07)
공개번호/일자
공고번호/일자 (20120309) 문서열기
국제출원번호/일자
국제공개번호/일자
우선권정보
법적상태 등록
심사진행상태 수리
심판사항
구분 신규
원출원번호/일자
관련 출원번호
심사청구여부/일자 Y (2010.11.15)
심사청구항수 14

출원인

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 출원인 표입니다.
번호 이름 국적 주소
1 에스케이하이닉스 주식회사 대한민국 경기도 이천시
2 한양대학교 산학협력단 대한민국 서울특별시 성동구

발명자

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 발명자 표입니다.
번호 이름 국적 주소
1 정춘석 대한민국 서울특별시 송파구
2 김경환 대한민국 서울특별시 송파구
3 유창식 대한민국 서울특별시 영등포구
4 이장우 대한민국 서울특별시 구로구

대리인

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 대리인 표입니다.
번호 이름 국적 주소
1 신성특허법인(유한) 대한민국 서울특별시 송파구 중대로 ***, ID타워 ***호 (가락동)

최종권리자

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 최종권리자 표입니다.
번호 이름 국적 주소
1 에스케이하이닉스 주식회사 경기도 이천시
2 한양대학교 산학협력단 서울특별시 성동구
번호, 서류명, 접수/발송일자, 처리상태, 접수/발송일자의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 행정처리 표입니다.
번호 서류명 접수/발송일자 처리상태 접수/발송번호
1 [특허출원]특허출원서
[Patent Application] Patent Application
2010.11.15 수리 (Accepted) 1-1-2010-0742591-92
2 선행기술조사의뢰서
Request for Prior Art Search
2011.08.16 수리 (Accepted) 9-1-9999-9999999-89
3 선행기술조사보고서
Report of Prior Art Search
2011.09.20 수리 (Accepted) 9-1-2011-0077641-54
4 등록결정서
Decision to grant
2012.01.31 발송처리완료 (Completion of Transmission) 9-5-2012-0059187-32
5 출원인정보변경(경정)신고서
Notification of change of applicant's information
2012.04.06 수리 (Accepted) 4-1-2012-5073964-60
6 출원인정보변경(경정)신고서
Notification of change of applicant's information
2012.12.24 수리 (Accepted) 4-1-2012-5270171-92
7 출원인정보변경(경정)신고서
Notification of change of applicant's information
2014.06.05 수리 (Accepted) 4-1-2014-5068294-39
8 출원인정보변경(경정)신고서
Notification of change of applicant's information
2015.02.16 수리 (Accepted) 4-1-2015-5022074-70
9 출원인정보변경(경정)신고서
Notification of change of applicant's information
2015.04.27 수리 (Accepted) 4-1-2015-5055330-26
10 출원인정보변경(경정)신고서
Notification of change of applicant's information
2019.08.05 수리 (Accepted) 4-1-2019-5155816-75
11 출원인정보변경(경정)신고서
Notification of change of applicant's information
2019.08.06 수리 (Accepted) 4-1-2019-5156285-09
번호, 청구항의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 청구항 표입니다.
번호 청구항
1 1
여러 번의 스캔주기의 처음 반주기에 셋팅값을 선택하고, 나중 반주기에 스캔주기마다 하나씩 입력되는 비교값을 선택하는 선택부;다수의 레지스터를 포함하는 레지스터부; 및스캔주기마다 상기 레지스터부의 레지스터를 순차적으로 활성화하는 제어부를 포함하고,상기 다수의 레지스터 중 활성화된 레지스터는 상기 선택부의 출력값을 저장하는 축차 근사형 레지스터 회로
2 2
제 1항에 있어서,상기 셋팅값은 ''1''인 축차 근사형 레지스터 회로
3 3
제 2항에 있어서,상기 다수의 레지스터는 스캔 동작의 개시 전에 저장된 값이 모두 ''0''으로 초기화되는 축차 근사형 레지스터 회로
4 4
제 1항에 있어서,상기 레지스터에 저장된 각각의 값은 멀티비트 디지털 코드의 각각의 비트에 대응되는 축차 근사형 레지스터 회로
5 5
제 4항에 있어서,상기 비교값은 해당 스캔주기의 처음 반주기의 상기 멀티비트 디지털 코드를 아날로그 변환한 신호와 목표값을 비교한 결과인 축차 근사형 레지스터 회로
6 6
제 1항에 있어서,상기 다수의 레지스터는 디플립플롭인 축차 근사형 레지스터 회로
7 7
여러 번의 스캔주기의 처음 반주기에 셋팅값을 선택하고, 나중 반주기에 스캔주기마다 하나씩 입력되는 비교값을 선택하는 선택부; 다수의 레지스터를 포함하고 상기 레지스터에 저장된 각각의 값은 멀티비트 디지털 코드의 각각의 비트에 대응되는 레지스터부; 및 스캔주기마다 상기 레지스터부의 레지스터를 순차적으로 활성화하는 제어부를 포함하고, 상기 다수의 레지스터 중 활성화된 레지스터는 상기 선택부의 출력값을 저장하는 축차 근사형 레지스터 회로;매 스캔주기의 처음 반주기에 상기 멀티비트 디지털 코드를 아날로그 변환한 피드백 전압을 생성하는 디지털 아날로그 변환부; 및매 스캔주기의 나중 반주기에 목표전압과 상기 피드백 전압을 비교하여 상기 비교값을 생성하는 비교부를 포함하는 축차 근사형 아날로그 디지털 변환기
8 8
제 7항에 있어서,상기 셋팅값은 ''1''인 축차 근사형 아날로그 디지털 변환기
9 9
제 7항에 있어서,상기 다수의 레지스터는 스캔 동작의 개시 전에 저장된 값이 모두 ''0''으로 초기화되는 축차 근사형 아날로그 디지털 변환기
10 10
여러 번의 스캔주기의 처음 반주기에 제1셋팅값을 선택하고, 나중 반주기에 스캔주기마다 하나씩 입력되는 제1비교값을 선택하는 제1선택부;상기 여러 번의 스캔주기의 처음 반주기에 제2셋팅값을 선택하고, 나중 반주기에 스캔주기마다 하나씩 입력되는 제2비교값을 선택하는 제2선택부;다수의 제1레지스터와 다수의 제2레지스터를 포함하는 레지스터부; 및스캔주기마다 상기 다수의 제1레지스터 중 하나의 제1레지스터와 상기 다수의 제2레지스터 중 하나의 제2레지스터를 순차적으로 활성화하는 제어부를 포함하고,상기 다수의 제1레지스터 중 활성화된 제1레지스터는 상기 다수의 상기 제1선택부의 출력값을 저장하고, 상기 다수의 제2레지스터 중 활성화된 제2레지스터는 상기 다수의 제2선택부의 출력값을 저장하는 축차 근사형 레지스터 회로
11 11
제 10항에 있어서,상기 제1셋팅값과 제2셋팅값은 ''1''인 축차 근사형 레지스터 회로
12 12
제 11항에 있어서,상기 다수의 제1레지스터와 상기 다수의 제2레지스터는 스캔 동작의 개시 전에 저장된 값이 모두 ''0''으로 초기화되는 축차 근사형 레지스터 회로
13 13
제 12항에 있어서,상기 제1레지스터에 저장된 각각의 값은 멀티비트의 제1디지털 코드의 각각의 비트에 대응되고, 상기 제2레지스터에 저장된 각각의 값은 멀티비트의 제2디지털 코드의 각각의 비트에 대응되는 축차 근사형 레지스터 회로
14 14
제 13항에 있어서,상기 제1비교값은 해당 스캔주기의 처음 반주기의 상기 제1디지털 코드를 아날로그 변환한 신호와 제1목표값을 비교한 결과이고, 상기 제2비교값은 해당 스캔주기의 처음 반주기의 상기 제2디지털 코드를 아날로그 변환한 신호와 제2목표값을 비교한 결과인 축차 근사형 레지스터 회로
지정국 정보가 없습니다
패밀리정보가 없습니다
국가 R&D 정보가 없습니다.