| 1 |
1
전체 정보 비트로부터 부호화할 정보 비트들을 선택하여 정보 비트 시퀀스를 생성하는 단계(a);상기 정보 비트 시퀀스의 미리 설정된 적어도 하나의 위치에 미리 설정된 오류 마루 방지 비트를 삽입하여 수정 정보 비트 시퀀스를 생성하는 단계(b); 상기 수정 정보 비트 시퀀스에 기초하여 패리티 검사 비트를 생성하는 단계(c); 및상기 수정 정보 비트 시퀀스 및 상기 패리티 검사 비트를 이용하여 부호화하는 단계(d)를 포함하는 것을 특징으로 하는 LDPC 부호화 방법
|
| 2 |
2
제1항에 있어서,상기 오류 마루 방지 비트가 삽입됨에 따라 상기 정보 비트 시퀀스는 시프팅되는 것을 특징으로 하는 LDPC 부호화 방법
|
| 3 |
3
제1항에 있어서,상기 오류 마루 방지 비트의 값은 '0' 또는 '1' 인 것을 특징으로 하는 LDPC 부호화 방법
|
| 4 |
4
제1항에 있어서,최종적으로 부호화되는 정보 비트의 수가 n일 경우, 상기 단계(a)에서 (n-d)개의 정보 비트 시퀀스가 생성되고, 상기 단계(b)에서 d개의 오류 마루 방지 비트가 삽입되는 것을 특징으로 하는 LDPC 부호화 방법
|
| 5 |
5
전체 정보 비트로부터 부호화할 정보 비트들을 선택하여 정보 비트 시퀀스를 생성하는 단계(a);상기 정보 비트 시퀀스의 미리 설정된 위치에 미리 설정된 다수의 오류 마루 방지 비트를 삽입하여 수정 정보 비트 시퀀스를 생성하는 단계(b); 상기 수정 정보 비트 시퀀스 및 패리티 검사 비트를 이용하여 부호화하는 단계(c)를 포함하되,상기 다수의 오류 마루 방지 비트는 불연속적으로 상기 정보 비트 시퀀스에 삽입되는 것을 특징으로 하는 LDPC 부호화 방법
|
| 6 |
6
제5항에 있어서,상기 패리티 검사 비트는 상기 수정 정보 비트 시퀀스에 기초하여 생성되는 것을 특징으로 하는 LDPC 부호화 방법
|
| 7 |
7
제5항에 있어서,상기 오류 마루 방지 비트의 값은 '0' 또는 '1' 인 것을 특징으로 하는 LDPC 부호화 방법
|
| 8 |
8
제5항에 있어서,최종적으로 부호화되는 정보 비트의 수가 n일 경우, 상기 단계(a)에서 (n-d)개의 정보 비트 시퀀스가 생성되고, 상기 단계(b)에서 d개의 오류 마루 방지 비트가 삽입되는 것을 특징으로 하는 LDPC 부호화 방법
|
| 9 |
9
수정 정보 비트 시퀀스와 패리티 검사 비트를 포함하는 LDPC 부호화 데이터로부터 상기 수정 정보 비트 시퀀스에 포함된 오류 마루 방지 비트들의 위치를 확인하는 단계;상기 오류 마루 방지 비트들에 대응되는 위치에 미리 설정된 대수 근사율(Log Likelihood Ratio: LLR) 값을 할당하는 단계; 및상기 대수 근사율 값을 이용하여 합-곱 알고리즘에 의한 복호화를 수행하는 단계를 포함하는 것을 특징으로 하는 LDPC 복호화 방법
|
| 10 |
10
제9항에 있어서,상기 미리 설정된 대수 근사율 값은 양의 무한대 또는 음의 무한대 값인 것을 특징으로 하는 LDPC 복호화 방법
|
| 11 |
11
전체 정보 비트로부터 부호화할 정보 비트들을 선택하여 정보 비트 시퀀스를 생성하는 정보 비트 시퀀스 생성부;상기 정보 비트 시퀀스의 미리 설정된 적어도 하나의 위치에 미리 설정된 오류 마루 방지 비트를 삽입하여 수정 정보 비트 시퀀스를 생성하는 수정 정보 비트 시퀀스 생성부; 상기 수정 정보 비트 시퀀스에 기초하여 패리티 검사 비트를 생성하는 패리티 검사 비트 생성부; 및상기 수정 정보 비트 시퀀스 및 상기 패리티 검사 비트를 이용하여 부호화를 수행하는 부호화부를 포함하는 것을 특징으로 하는 LDPC 부호화 장치
|
| 12 |
12
제11항에 있어서,상기 오류 마루 방지 비트가 삽입됨에 따라 상기 정보 비트 시퀀스는 시프팅되는 것을 특징으로 하는 LDPC 부호화 장치
|
| 13 |
13
제11항에 있어서,상기 오류 마루 방지 비트의 값은 '0' 또는 '1' 인 것을 특징으로 하는 LDPC 부호화 장치
|
| 14 |
14
제11항에 있어서,최종적으로 부호화되는 정보 비트의 수가 n일 경우, 상기 정보 비트 시퀀스 생성부에서 (n-d)개의 정보 비트 시퀀스가 생성되고, 상기 수정 정보 비트 시퀀스 생성부에서 d개의 오류 마루 방지 비트가 삽입되는 것을 특징으로 하는 LDPC 부호화 장치
|
| 15 |
15
전체 정보 비트로부터 부호화할 정보 비트들을 선택하여 정보 비트 시퀀스를 생성하는 정보 비트 시퀀스 생성부;상기 정보 비트 시퀀스의 미리 설정된 위치에 미리 설정된 다수의 오류 마루 방지 비트를 삽입하여 수정 정보 비트 시퀀스를 생성하는 수정 정보 비트 시퀀스 생성부; 상기 수정 정보 비트 시퀀스 및 패리티 검사 비트를 이용하여 부호화하는 부호화부를 포함하되,상기 다수의 오류 마루 방지 비트는 불연속적으로 상기 정보 비트 시퀀스에 삽입되는 것을 특징으로 하는 LDPC 부호화 장치
|
| 16 |
16
제15항에 있어서,상기 패리티 검사 비트는 상기 수정 정보 비트 시퀀스에 기초하여 생성되는 것을 특징으로 하는 LDPC 부호화 장치
|
| 17 |
17
부호화할 정보 비트 시퀀스의 미리 설정된 적어도 하나의 위치에 미리 설정된 오류 마루 방지 비트를 삽입하여 수정 정보 비트 시퀀스를 생성하는 수정 정보 비트 시퀀스 생성부; 상기 수정 정보 비트 시퀀스에 기초하여 패리티 검사 비트를 생성하는 패리티 검사 비트 생성부; 및상기 수정 정보 비트 시퀀스 및 상기 패리티 검사 비트를 이용하여 부호화를 수행하는 부호화부를 포함하는 것을 특징으로 하는 LDPC 부호화 장치
|
| 18 |
18
부호화할 정보 비트 시퀀스의 미리 설정된 위치에 미리 설정된 다수의 오류 마루 방지 비트를 삽입하여 수정 정보 비트 시퀀스를 생성하는 수정 정보 비트 시퀀스 생성부; 상기 수정 정보 비트 시퀀스 및 패리티 검사 비트를 이용하여 부호화하는 부호화부를 포함하되,상기 다수의 오류 마루 방지 비트는 불연속적으로 상기 정보 비트 시퀀스에 삽입되는 것을 특징으로 하는 LDPC 부호화 장치
|
