| 1 |
1
적층 반도체 장치에 포함되고 서로 적층되는 복수의 반도체 다이들 각각에 대하여, 관통 실리콘 비아(Through Silicon Via; TSV)들의 삽입 가능한 위치를 나타내는 복수의 TSV 후보 그리드(TSV candidate grid)들을 결정하는 단계;상기 복수의 TSV 후보 그리드들에 기초하여, 상기 적층 반도체 장치를 통과하는 복수의 신호들에 대한 연결 가능한 신호 경로들을 각각 표시하는 복수의 경로 그래프들을 생성하는 단계;상기 복수의 경로 그래프들에 기초하여, 상기 복수의 신호들에 대한 최단 신호 경로들에 상응하도록 초기 TSV 삽입 위치들을 결정하는 단계; 및상기 초기 TSV 삽입 위치들을 검증하여, 상기 복수의 신호들에 대한 복수의 신호 망(net)들이 배선 가능하도록 최종 TSV 삽입 위치들을 결정하는 단계를 포함하는 적층 반도체 장치의 TSV 배치 설계 방법
|
| 2 |
2
제 1 항에 있어서, 상기 복수의 경로 그래프들을 생성하는 단계는,상기 복수의 신호들 중 제1 신호에 대한 제1 출발점(source)부터 제1 도착점(sink)까지 연결 가능한 모든 제1 신호 경로들을 표시하는 제1 경로 그래프를 생성하는 단계; 및상기 복수의 신호들 중 제2 신호에 대한 제2 출발점부터 제2 도착점까지 연결 가능한 모든 제2 신호 경로들을 표시하는 제2 경로 그래프를 생성하는 단계를 포함하는 것을 특징으로 하는 적층 반도체 장치의 TSV 배치 설계 방법
|
| 3 |
3
제 2 항에 있어서, 상기 초기 TSV 삽입 위치들을 결정하는 단계는,상기 제1 신호 경로들 중에서 제1 최단 신호 경로를 획득하고, 상기 복수의 TSV 후보 그리드들 중에서 상기 제1 최단 신호 경로에 포함되는 제1 TSV 후보 그리드들을 상기 제1 신호에 대한 상기 초기 TSV 삽입 위치들로서 선택하는 단계; 및상기 제2 신호 경로들 중에서 제2 최단 신호 경로를 획득하고, 상기 복수의 TSV 후보 그리드들 중에서 상기 제2 최단 신호 경로에 포함되는 제2 TSV 후보 그리드들을 상기 제2 신호에 대한 상기 초기 TSV 삽입 위치들로서 선택하는 단계를 포함하는 것을 특징으로 하는 적층 반도체 장치의 TSV 배치 설계 방법
|
| 4 |
4
제 3 항에 있어서, 상기 최종 TSV 삽입 위치들을 결정하는 단계는,상기 초기 TSV 삽입 위치들로 선택된 상기 제1 및 제2 TSV 후보 그리드들에 복수의 제1 TSV들을 배치하고 상기 복수의 반도체 다이들 상에 복수의 제1 배선들을 배치하여 상기 제1 및 제2 신호들에 대한 제1 및 제2 신호 망들을 형성하는 경우에, 상기 제1 및 제2 신호 망들에 대한 배선 가능성(Routability) 여부를 판단하는 검증 동작을 수행하는 단계;상기 검증 동작의 결과에 기초하여 상기 제1 및 제2 신호 망들이 배선 가능한 것으로 판단된 경우에, 상기 초기 TSV 삽입 위치들을 상기 최종 TSV 삽입 위치들로서 선택하는 단계; 및상기 검증 동작의 결과에 기초하여 상기 제1 및 제2 신호 망들 중 적어도 하나가 배선 불가능한 것으로 판단된 경우에, 상기 초기 TSV 삽입 위치들을 업데이트하는 단계를 포함하는 것을 특징으로 하는 적층 반도체 장치의 TSV 배치 설계 방법
|
| 5 |
5
제 4 항에 있어서, 상기 복수의 반도체 다이들 각각은 배선들의 삽입 가능한 위치를 나타내는 복수의 일반 그리드(normal grid)들을 더 포함하고, 상기 복수의 제1 배선들은 상기 복수의 일반 그리드들 중 상기 제1 및 제2 신호 망들에 상응하는 제1 및 제2 일반 그리드들을 경유하며,상기 검증 동작을 수행하는 단계는, 상기 제1 및 제2 TSV 후보 그리드들에 배치된 상기 제1 TSV들의 개수를 카운트하여, 상기 제1 및 제2 TSV 후보 그리드들 중 허용 가능한 TSV 개수보다 많은 개수의 TSV들이 배치된 혼잡(over-congested) TSV 후보 그리드가 존재하는지 여부를 판단하는 단계; 및 상기 제1 및 제2 일반 그리드들에 배치된 상기 제1 배선들의 개수를 카운트하여, 상기 제1 및 제2 일반 그리드들 중 허용 가능한 배선 개수보다 많은 개수의 배선들이 배치된 혼잡 일반 그리드가 존재하는지 여부를 판단하는 단계를 포함하는 것을 특징으로 하는 적층 반도체 장치의 TSV 배치 설계 방법
|
| 6 |
6
제 5 항에 있어서, 상기 초기 TSV 삽입 위치들을 업데이트하는 단계는,상기 혼잡 TSV 후보 그리드 및 상기 혼잡 일반 그리드를 포함하는 혼잡 그리드들에 기초하여 혼잡도 리스트(over-congestion list)를 획득하는 단계;상기 혼잡도 리스트에 기초하여, 상기 제1 및 제2 신호 망들 중 재배치 우선 순위가 가장 높은 신호 망을 선택하는 단계;상기 복수의 경로 그래프들 중 상기 선택된 신호 망에 상응하는 경로 그래프를 변경하는 단계; 및상기 선택된 신호 망에 상응하고 상기 변경된 경로 그래프에 기초하여, 상기 초기 TSV 삽입 위치들 중 적어도 일부를 변경하는 단계를 포함하는 것을 특징으로 하는 적층 반도체 장치의 TSV 배치 설계 방법
|
| 7 |
7
제 6 항에 있어서, 상기 재배치 우선 순위가 가장 높은 신호 망을 선택하는 단계는,상기 제1 및 제2 신호 망들 중 상기 혼잡 그리드들을 가장 많이 경유하는 신호 망을 선택하는 단계를 포함하는 것을 특징으로 하는 적층 반도체 장치의 TSV 배치 설계 방법
|
| 8 |
8
제 6 항에 있어서, 상기 선택된 신호 망에 상응하는 경로 그래프를 변경하는 단계는,상기 선택된 신호 망에 상응하는 경로 그래프를 선택하는 단계; 및상기 선택된 경로 그래프에서 상기 혼잡 그리드들에 상응하는 혼잡 영역을 삭제하는 단계를 포함하는 것을 특징으로 하는 적층 반도체 장치의 TSV 배치 설계 방법
|
| 9 |
9
서로 적층되는 복수의 반도체 다이들을 포함하는 적층 반도체 장치의 TSV 배치 설계 방법으로서,상기 복수의 반도체 다이들에 포함되는 복수의 기능 블록들의 배치와, 상기 복수의 기능 블록들의 배치에 따른 관통 실리콘 비아(Through Silicon Via; TSV)들의 삽입 가능한 위치를 나타내는 복수의 TSV 후보 그리드(TSV candidate grid)들 및 상기 복수의 기능 블록들의 배치에 따른 배선들의 삽입 가능한 위치를 나타내는 복수의 일반 그리드(normal grid)들을 결정하는 단계;상기 복수의 TSV 후보 그리드들에 기초하여, 상기 적층 반도체 장치를 통과하는 복수의 신호들 각각의 출발점(source)부터 도착점(sink)까지 연결 가능하고 일방향성을 가지는 모든 신호 경로들을 각각 표시하는 복수의 경로 그래프들을 생성하는 단계;상기 복수의 경로 그래프들에 기초하여, 상기 복수의 신호들에 대한 최단 신호 경로를 형성하도록 초기 TSV 삽입 위치들을 결정하는 단계;상기 초기 TSV 삽입 위치들에 기초하여 상기 복수의 신호들에 대한 복수의 신호 망(net)들을 형성하는 경우에, 상기 복수의 신호 망들에 대한 배선 가능성(Routability) 여부를 판단하는 검증 동작을 수행하는 단계;상기 검증 동작의 결과에 기초하여 상기 복수의 신호 망들이 배선 가능한 것으로 판단된 경우에, 상기 초기 TSV 삽입 위치들을 최종 TSV 삽입 위치들로서 결정하는 단계; 및상기 검증 동작의 결과에 기초하여 상기 복수의 신호 망들 중 적어도 하나가 배선 불가능한 것으로 판단된 경우에, 상기 복수의 TSV 후보 그리드들 중 혼잡(over-congested) TSV 후보 그리드 및 상기 복수의 일반 그리드들 중 혼잡 일반 그리드에 기초하여 혼잡도 리스트(over-congestion list)를 획득하고, 상기 혼잡도 리스트에 기초하여 상기 복수의 신호 망들 중 재배치 우선 순위가 가장 높은 신호 망을 선택하고, 상기 복수의 경로 그래프들 중 상기 선택된 신호 망에 상응하는 경로 그래프를 변경하며, 상기 선택된 신호 망에 상응하고 상기 변경된 경로 그래프에 기초하여 상기 초기 TSV 삽입 위치들 중 적어도 일부를 변경함으로써, 상기 초기 TSV 삽입 위치들을 업데이트하는 단계를 포함하는 적층 반도체 장치의 TSV 배치 설계 방법
|
| 10 |
10
서로 적층되는 복수의 반도체 다이들을 포함하는 적층 반도체 장치의 TSV(Through Silicon Via; TSV) 배치 설계 시스템에 있어서,상기 복수의 반도체 다이들에 포함되는 복수의 기능 블록들의 배치와 관련된 기능 블록 배치 정보에 기초하여, 상기 복수의 반도체 다이 내에서 TSV들이 삽입 가능한 위치와 관련된 TSV 후보 그리드 정보를 생성하는 그리드 결정부;상기 TSV 후보 그리드 정보에 기초하여, 상기 적층 반도체 장치를 통과하는 복수의 신호들의 각각의 출발점(source)부터 도착점(sink)까지 연결 가능하고 일방향성을 가지는 모든 신호 경로들을 표시하는 복수의 경로 그래프들과 관련된 경로 그래프 정보를 생성하는 경로 그래프 생성부;상기 경로 그래프 정보에 기초하여, 상기 복수의 신호들 각각에 대한 최단 신호 경로를 형성하도록 상기 적층 반도체 장치에 삽입되는 TSV들의 초기 위치와 관련된 초기 TSV 삽입 위치 정보를 생성하는 TSV 위치 결정부; 및상기 초기 TSV 삽입 위치 정보에 대한 검증 동작을 수행하여, 상기 적층 반도체 장치에 삽입되는 TSV들의 최종 위치와 관련된 최종 TSV 삽입 위치 정보를 생성하거나, 또는 상기 경로 그래프 정보 및 상기 초기 TSV 삽입 위치 정보를 업데이트하기 위한 제어 신호를 생성하는 검증부를 포함하는 적층 반도체 장치의 TSV 배치 설계 시스템
|
