| 1 |
1
전자 장치에 있어서,동일한 반도체 제조 공정에서, 금속 박막 호일, 플라스틱 및 유리 중 어느 하나의 서브스트레이트 상에 생성되는 N 개의 단위 셀을 포함하고 - 단, N은 자연수임 -,상기 N 개의 단위 셀 각각은, 반도체 제조 공정의 공정 편차에 의해 전기적 특성 값의 차이를 갖는 비정질 실리콘(amorphous-Si) 박막소자, 다결정 실리콘(poly-Si) 박막소자, 유기물 박막소자 및 산화물 박막소자 중 적어도 하나를 포함하며, 상기 N 개의 단위 셀 각각은 상기 전기적 특성 값의 차이를 이용하여 적어도 1비트의 디지털 값을 생성하는, 전자 장치
|
| 2 |
2
제1항에 있어서,상기 비정질 실리콘(amorphous-Si) 박막소자, 상기 다결정 실리콘(poly-Si) 박막소자, 상기 유기물 박막소자 및 상기 산화물 박막소자는 박막트랜지스터(Thin Film Transistor)인, 전자 장치
|
| 3 |
3
삭제
|
| 4 |
4
삭제
|
| 5 |
5
삭제
|
| 6 |
6
삭제
|
| 7 |
7
제1항에 있어서,상기 N 개의 단위 셀 중 제1 단위 셀에 포함된 소자는,제1 논리 임계치를 갖는 제1 인버터 - 상기 제1 논리 임계치는 상기 제1 인버터의 문턱전압임 - ; 및제2 논리 임계치를 갖는 제2 인버터 - 상기 제2 논리 임계치는 상기 제1 논리 임계치와는 상이하며 상기 제2 인버터의 문턱전압임 - 를 포함하고,상기 제1 인버터의 입력 단자 및 상기 제2 인버터의 출력 단자는 제1 노드에 연결되고, 상기 제1 인버터의 출력 단자 및 상기 제2 인버터의 입력 단자는 제2 노드에 연결되어, 피드백 구조를 이루고,상기 제1 논리 임계치와 상기 제2 논리 임계치는 상기 반도체 제조 공정의 공정 편차에 기반하여 서로 상이하며, 상기 제1 노드의 논리 레벨과 상기 제2 노드의 논리 레벨에 따라 상기 제1 단위 셀에 대응하는 1 비트 디지털 값이 결정되는, 전자 장치
|
| 8 |
8
제1항에 있어서,상기 N 개의 단위 셀 중 제1 단위 셀에 포함된 소자는,제1 차동 증폭기를 구성하고,상기 제1 차동 증폭기의 두 개의 입력 단자가 단락되는 경우, 상기 제1 차동 증폭기의 두 개의 출력 단자의 논리 레벨은 상기 반도체 제조 공정의 공정 편차에 기반하여 서로 상이하며, 상기 두 개의 출력 단자의 논리 레벨에 따라 상기 제1 단위 셀에 대응하는 1 비트 디지털 값이 결정되는, 전자 장치
|
| 9 |
9
제1항에 있어서,상기 N 개의 단위 셀 중 제1 단위 셀에 포함된 소자는,제1 SR 래치를 구성하고,상기 제1 SR 래치의 두 개의 입력 단자가 단락되는 경우, 상기 제1 SR 래치의 두 개의 출력 단자의 논리 레벨은 상기 반도체 제조 공정의 공정 편차에 기반하여 서로 상이하며, 상기 두 개의 출력 단자의 논리 레벨에 따라 상기 제1 단위 셀에 대응하는 1 비트 디지털 값이 결정되는, 전자 장치
|
| 10 |
10
전자 장치를 포함하는 보안 시스템에 있어서,상기 전자 장치는,동일한 반도체 제조 공정에서, 금속 박막 호일, 플라스틱 및 유리 중 어느 하나의 서브스트레이트 상에 생성되는 N 개의 단위 셀을 포함하고 - 단, N은 자연수임 -,상기 N 개의 단위 셀의 각각은, 반도체 제조 공정의 공정 편차에 의해 전기적 특성 값의 차이를 갖는 비정질 실리콘(amorphous-Si) 박막소자, 다결정 실리콘(poly-Si) 박막소자, 유기물 박막소자 및 산화물 박막소자 중 적어도 하나를 포함하며, 상기 N 개의 단위 셀 각각은 상기 전기적 특성 값의 차이를 이용하여 적어도 1비트의 디지털 값을 생성하고,상기 보안 시스템은, 상기 N 개의 단위 셀이 생성한 적어도 N 비트의 디지털 값을 암호 키로 이용하여 보안을 위한 암호화 알고리즘을 수행하는, 보안 시스템
|
| 11 |
11
제10항에 있어서,상기 비정질 실리콘(amorphous-Si) 박막소자, 상기 다결정 실리콘(poly-Si) 박막소자, 상기 유기물 박막소자 및 상기 산화물 박막소자는 박막트랜지스터(Thin Film Transistor)인, 보안시스템
|
| 12 |
12
삭제
|
| 13 |
13
삭제
|
| 14 |
14
삭제
|
| 15 |
15
제10항에 있어서,상기 서브스트레이트는 ISO/IEC (International Organization for Standardization/IEC) 7810 표준에 따른 ID-1 규격의 풀사이즈(Full-Size) 카드, ISO/IEC 표준에 따른 ID-000의 규격의 미니심(Mini-SIM) 카드, 및 ETSI TS 102 221 V9
|
| 16 |
16
삭제
|
