1 |
1
한 셀(cell) 당 두 비트(bit)를 저장하고 상기 두 비트 중 상위 비트는 MSB(Most Significant Bit) 페이지를 이루고 하위 비트는 LSB(Least Significant Bit) 페이지를 이루는 멀티 레벨 셀 플래시 메모리에서 페이지 단위로 클러스터링하는 클러스터링 장치에 있어서, 제1채널 내에서 제1MSB 페이지와 제1LSB 페이지를 함께 묶어 제1클러스터링 페이지(clustering page)를 구성하는 클러스터링부; 상기 제1MSB 페이지와 상기 제1LSB 페이지에 서로 다른 ECC(Error Correction Code)를 적용하는 ECC부; 및 상기 제1클러스터링 페이지 내의 상기 제1MSB 페이지에서 데이터를 인코딩한 후 발생하는 제1패리티 비트(parity bit) 중 상기 제1MSB 페이지의 제1데이터 영역(data area)을 제외한 제1스페어 영역(spare area)을 초과하는 제2패리티 비트(parity bit)는 상기 제1클러스터링 페이지 내의 상기 제1LSB 페이지의 제2데이터 영역(data area)을 제외한 제2스페어 영역(spare area)에 저장하는 제어부;를 포함하는 것을 특징으로 하는 멀티 레벨 셀 플래시 메모리의 페이지 단위 클러스터링 장치
|
2 |
2
제 1항에 있어서, 상기 클러스터링부는 상기 제1채널과 상이한 제2채널 내에서 제2MSB 페이지와 제2LSB 페이지를 함께 묶어 생성된 제2클러스터링 페이지와 상기 제1클러스터링 페이지를 함께 묶어 제3클러스터링 페이지를 구성하는 것을 특징으로 하는 멀티 레벨 셀 플래시 메모리의 페이지 단위 클러스터링 장치
|
3 |
3
제 1항 또는 제 2항에 있어서,상기 ECC부는 상기 제1MSB 페이지와 상기 제2MSB 페이지에 각각 상기 제1LSB 페이지와 상기 제2LSB 페이지보다 에러 정정 성능이 더 좋은 ECC를 적용하는 것을 특징으로 하는 멀티 레벨 셀 플래시 메모리의 페이지 단위 클러스터링 장치
|
4 |
4
제 2항에 있어서, 상기 제어부는 상기 제1클러스터링 페이지 내의 상기 제1MSB 페이지에서 데이터를 인코딩한 후 발생하는 제1패리티 비트(parity bit) 중 상기 제1MSB 페이지의 제1데이터 영역(data area)을 제외한 제1스페어 영역(spare area)을 초과하는 제4패리티 비트(parity bit)는 상기 제2클러스터링 페이지 내의 상기 제2LSB 페이지의 제4데이터 영역(data area)을 제외한 제4스페어 영역(spare area)에 저장하는 것을 특징으로 하는 멀티 레벨 셀 플래시 메모리의 페이지 단위 클러스터링 장치
|
5 |
5
제 4항에 있어서, 상기 제어부는 제2클러스터링 페이지 내의 상기 제2MSB 페이지에서 데이터를 인코딩한 후 발생하는 제3패리티 비트(parity bit) 중 상기 제2MSB 페이지의 제3데이터 영역(data area)을 제외한 제3스페어 영역(spare area)을 초과하는 제3패리티 비트(parity bit)는 상기 제1클러스터링 페이지 내의 상기 제1LSB 페이지의 제2데이터 영역(data area)을 제외한 제2스페어 영역(spare area)에 저장하는 것을 특징으로 하는 멀티 레벨 셀 플래시 메모리의 페이지 단위 클러스터링 장치
|
6 |
6
한 셀(cell) 당 두 비트(bit)를 저장하고 상기 두 비트 중 상위 비트는 MSB(Most Significant Bit) 페이지를 이루고 하위 비트는 LSB(Least Significant Bit) 페이지를 이루는 멀티 레벨 셀 플래시 메모리에서 페이지 단위로 클러스터링하는 클러스터링 장치에 의해 수행되는 클러스터링 방법에 있어서, (a) 제1채널 내에서 제1MSB 페이지와 제1LSB 페이지를 함께 묶어 제1클러스터링 페이지(clustering page)를 구성하는 단계; (b) 상기 제1MSB 페이지와 상기 제1LSB 페이지에 서로 다른 ECC(Error Correction Code)를 적용하는 단계; 및 (c) 상기 제1클러스터링 페이지 내의 상기 제1MSB 페이지에서 데이터를 인코딩한 후 발생하는 제1패리티 비트(parity bit) 중 상기 제1MSB 페이지의 제1데이터 영역(data area)을 제외한 제1스페어 영역(spare area)을 초과하는 제2패리티 비트(parity bit)는 상기 제1클러스터링 페이지 내의 상기 제1LSB 페이지의 제2데이터 영역(data area)을 제외한 제2스페어 영역(spare area)에 저장하는 단계;를 포함하는 것을 특징으로 하는 멀티 레벨 셀 플래시 메모리의 페이지 단위 클러스터링 방법
|
7 |
7
제 6항에 있어서, 상기 (a) 단계는 상기 제1채널과 상이한 제2채널 내에서 제2MSB 페이지와 제2LSB 페이지를 함께 묶어 생성된 제2클러스터링 페이지와 상기 제1클러스터링 페이지를 함께 묶어 제3클러스터링 페이지를 구성하는 것을 특징으로 하는 멀티 레벨 셀 플래시 메모리의 페이지 단위 클러스터링 방법
|
8 |
8
제 7항에 있어서,상기 (b) 단계는 상기 제2MSB 페이지에 상기 제2LSB 페이지보다 에러 정정 성능이 더 좋은 ECC를 적용하는 것을 특징으로 하는 멀티 레벨 셀 플래시 메모리의 페이지 단위 클러스터링 방법
|
9 |
9
제 6항에 있어서,상기 (b) 단계는 상기 제1MSB 페이지에 상기 제1LSB 페이지보다 에러 정정 성능이 더 좋은 ECC를 적용하는 것을 특징으로 하는 멀티 레벨 셀 플래시 메모리의 페이지 단위 클러스터링 방법
|
10 |
10
제 7항에 있어서, 상기 제1클러스터링 페이지 내의 상기 제1MSB 페이지에서 데이터를 인코딩한 후 발생하는 제1패리티 비트(parity bit) 중 상기 제1MSB 페이지의 제1데이터 영역(data area)을 제외한 제1스페어 영역(spare area)을 초과하는 제4패리티 비트(parity bit)는 상기 제2클러스터링 페이지 내의 상기 제2LSB 페이지의 제4데이터 영역(data area)을 제외한 제4스페어 영역(spare area)에 저장하는 것을 특징으로 하는 멀티 레벨 셀 플래시 메모리의 페이지 단위 클러스터링 방법
|
11 |
11
제 10항에 있어서, 상기 제2클러스터링 페이지 내의 상기 제2MSB 페이지에서 데이터를 인코딩한 후 발생하는 제3패리티 비트(parity bit) 중 상기 제2MSB 페이지의 제3데이터 영역(data area)을 제외한 제3스페어 영역(spare area)을 초과하는 제3패리티 비트(parity bit)는 상기 제1클러스터링 페이지 내의 상기 제1LSB 페이지의 제2데이터 영역(data area)을 제외한 제2스페어 영역(spare area)에 저장하는 것을 특징으로 하는 멀티 레벨 셀 플래시 메모리의 페이지 단위 클러스터링 방법
|
12 |
12
제 6항 내지 제 11항 중 어느 한 항에 기재된 멀티 레벨 셀 플래시 메모리의 페이지 단위 클러스터링 방법을 컴퓨터에서 실행시키기 위한 프로그램을 기록한 컴퓨터로 읽을 수 있는 기록매체
|