| 1 |
1
시그마-델타 동작구간에서는 입력전압 및 DAC 출력전압에 응답하여 연산증폭 출력전압을 발생시키고, 싸이클릭 동작구간에서는 피드백된 상기 연산증폭 출력전압 및 상기 DAC 출력전압에 응답하여 상기 연산증폭 출력전압을 발생시키는 신호처리부;빛의 세기 검출 동작구간에서는 상기 입력전압을 제1 및 제2 빛 기준전압과 비교하여 상위 M비트의 개수를 결정하고, 상기 시그마-델타 동작구간에서는 상기 연산증폭 출력전압을 제1 기준전압과 비교하여 DAC 제어신호를 발생하고 상기 상위 M비트의 데이터를 획득하며, 상기 싸이클릭 동작구간에서는 상기 연산증폭 출력전압을 제2 및 제3 기준전압과 비교하여 상기 DAC 제어신호를 발생하고 하위 N비트의 데이터를 획득하는 제어부; 및상기 DAC 제어신호에 응답하여 상기 DAC 출력전압을 발생하는 디지털 아날로그 컨버터를 구비하며,상기 제어부는,상기 빛의 세기 검출동작과 상기 시그마-델타 동작구간 및 상기 싸이클릭 동작구간 각각의 진입에 따라 온/오프되는 스위치들;상기 스위치들 각각의 온/오프에 따라, 상기 입력전압을 상기 제1 및 제2 빛 기준전압과 비교하여 상위 M비트의 개수를 결정하고, 상기 연산증폭 출력전압을 상기 제1 기준전압과 비교하여 제1 디지털 값 및 상기 상위 M비트의 데이터를 출력하는 시그마-델타 제어기;상기 스위치들 각각의 온/오프에 따라 상기 연산증폭 출력전압을 제2 및 제3 기준전압과 비교하여 제2 디지털 값 및 상기 하위 N비트의 데이터를 출력하는 싸이클릭 제어기; 및상기 제1 및 제2 디지털 값을 입력하여 상기 DAC 제어신호를 출력하는 제어신호 발생기를 구비하는 아날로그 디지털 컨버터
|
| 2 |
2
제1항에 있어서,상기 제1 기준전압은 접지전압이고, 제2 기준전압은 양의 기준값을 가지는 전압이고, 제3 기준전압은 음의 기준값을 가지는 전압이며, 상기 제1 및 제2 빛의 기준전압은 양의 기준값을 가지는 전압인 것을 특징으로 하는 아날로그 디지털 컨버터
|
| 3 |
3
제2항에 있어서,상기 디지털 아날로그 컨버터는,상기 제2 기준전압의 4배 값을 가지는 전압 또는 상기 제3 기준전압의 4배 값을 가지는 전압을 상기 DAC 출력전압으로 출력하는 것을 특징으로 하는 아날로그 디지털 컨버터
|
| 4 |
4
제2항에 있어서,상기 디지털 아날로그 컨버터는,상기 제2 기준전압의 2배 값을 가지는 전압 또는 상기 제3 기준전압의 2배 값을 가지는 전압을 상기 DAC 출력전압으로 출력하는 것을 특징으로 하는 아날로그 디지털 컨버터
|
| 5 |
5
제1항에 있어서,상기 신호처리부는,제1 입력단자가 접지전압단에 연결되고, 상기 연산증폭 출력전압을 출력하는 연산 증폭기;상기 입력전압이 인가되는 단자와 상기 DAC 출력전압이 인가되는 DAC 출력단자 사이에 연결된 제1 스위치;일측이 상기 DAC 출력단자와 연결된 샘플링 커패시터;상기 샘플링 커패시터의 타측과 접지전압단 사이에 연결된 제2 스위치;상기 DAC 출력단자와 상기 연산증폭기의 출력단자 사이에 연결된 제3 스위치;상기 샘플링 커패시터의 타측과 상기 연산증폭기의 제2 입력단자 사이에 연결된 제4 스위치;상기 연산증폭기의 제2 입력단자와 상기 연산증폭기의 출력단자 사이에 연결된 제1 피드백 커패시터;일측이 상기 연산증폭기의 제2 입력단자와 연결된 제5 스위치;상기 제5 스위치의 타측과 상기 연산증폭기의 출력단자 사이에 연결된 제2 피드백 커패시터;일측이 상기 연산증폭기의 출력단자와 연결되고, 타측이 상기 제어부의 입력단자와 연결되는 제6 스위치; 및일측이 상기 DAC 출력단자와 연결되고, 타측이 상기 제어부의 입력단자와 연결되는 제7 스위치를 구비하는 것을 특징으로 하는 아날로그 디지털 컨버터
|
| 6 |
6
제5항에 있어서,상기 제2 스위치는 주기적으로 온오프되고,상기 제5 스위치는 상기 시그마-델타 동작구간에서는 온되고 상기 싸이클릭 동작구간에서는 오프되고,상기 제4 스위치는 주기적으로 온오프하되 상기 제2 스위치와 반대로 온오프되며,상기 제1 스위치는 상기 시그마-델타 동작구간에서 상기 제4 스위치와 동일한 타이밍에 온오프되고 상기 싸이클릭 동작구간에서는 오프되며,상기 제3 스위치는 상기 싸이클릭 동작구간에서 상기 제4 스위치와 동일한 타이밍에 온오프되고 상기 시그마-델타 동작구간에서는 오프되며,상기 제6 스위치는 상기 빛의 세기 검출 동작구간에서 오프되고 상기 시그마-델타 동작 구간 및 상기 싸이클릭 동작 구간에서는 온되며,상기 제7 스위치는 상기 빛의 세기 검출 동작구간에서 온되고 상기 시그마-델타 동작 구간 및 상기 싸이클릭 동작 구간에서는 오프되며,는 것을 특징으로 하는 아날로그 디지털 컨버터
|
| 7 |
7
제5항에 있어서,상기 신호처리부는상기 연산증폭기의 제2 입력단자와 상기 연산증폭기의 출력단자 사이에 연결되고, 상기 시그마-델타 동작이 수행되기 전에 온되는 리셋 스위치를 더 구비하는 것을 특징으로 하는 아날로그 디지털 컨버터
|
| 8 |
8
제1항에 있어서,상기 스위치들은, 제1 내지 제6 스위치를 포함하고,상기 제어부는, 제1 및 제2 비교기를 더 구비하며,상기 제1 비교기는, 상기 입력전압 또는 상기 연산증폭 출력전압이 인가되는 입력단자가 제1 입력단자에 연결되고,상기 제1 스위치는, 상기 제1 기준전압이 인가되는 단자와 상기 제1 비교기의 제2 입력단자 사이에 연결되며,상기 제2 스위치는, 상기 제2 기준전압이 인가되는 단자와 상기 제1 비교기의 제2 입력단자 사이에 연결되고,상기 제3 스위치는, 상기 제1 빛 기준전압이 인가되는 단자와 상기 제1 비교기의 제2 입력단자 사이에 연결되며,상기 제4 스위치는, 상기 입력전압 또는 상기 연산증폭 출력전압이 인가되는 입력단자와 일측이 연결되고,제2 비교기는, 상기 제4 스위치의 타측이 제1 입력단자에 연결되며,상기 제5 스위치는, 상기 제3 기준전압이 인가되는 단자와 상기 제2 비교기의 제2 입력단자 사이에 연결되고,상기 제6 스위치는, 상기 제2 빛 기준전압이 인가되는 단자와 상기 제2 비교기의 제2 입력단자 사이에 연결되는 것을 특징으로 하는 아날로그 디지털 컨버터
|
| 9 |
9
제8항에 있어서,상기 제1 스위치는 상기 시그마-델타 동작구간에서 온되고 상기 싸이클릭 동작 구간에서는 오프되며,상기 제2 스위치와 상기 제4 스위치 및 상기 제5 스위치는 상기 시그마-델타 동작 구간에서는 오프되고 상기 싸이클릭 동작 구간에서는 온되며,상기 제3 스위치 및 상기 제6 스위치는 상기 빛의 세기 검출 동작구간에서는 온되고 상기 시그마-델타 동작 구간 및 상기 싸이클릭 동작 구간에서는 오프되는 것을 특징으로 하는 아날로그 디지털 컨버터
|
| 10 |
10
제9항에 있어서,상기 시그마-델타 제어기는, 상기 제1 및 제2 비교기의 출력신호에 응답하여 상기 상위 M비트의 개수를 결정하고, 상기 제1 비교기의 출력 신호에 응답하여 제1 디지털 값 및 상기 상위 M비트의 데이터를 출력하고,상기 싸이클릭 제어기는, 상기 제1 및 제2 비교기의 출력신호에 응답하여 제2 디지털 값 및 상기 하위 N비트의 데이터를 출력하는 것을 특징으로 하는 아날로그 디지털 컨버터
|
| 11 |
11
제1항에 있어서,상기 상위 M비트의 데이터 및 상기 N비트의 데이터를 입력받고, 오차를 보정하여 M+N비트의 결과 데이터를 출력하는 디지털 연산부를 더 구비하는 것을 특징으로 하는 아날로그 디지털 컨버터
|
| 12 |
12
외부로부터 입력되는 빛에 따라 아날로그 신호를 출력하는 적어도 하나 이상의 화소를 구비하는 화소부; 및상기 아날로그 신호를 디지털 신호로 변환하는 적어도 하나 이상의 아날로그 디지털 컨버터를 구비하는 아날로그 디지털 컨버팅부를 구비하고,상기 적어도 하나 이상의 아날로그 디지털 컨버터는,시그마-델타 동작구간에서는 입력전압 및 DAC 출력전압에 응답하여 연산증폭 출력전압을 발생시키고, 싸이클릭 동작구간에서는 피드백된 상기 연산증폭 출력전압 및 상기 DAC 출력전압에 응답하여 상기 연산증폭 출력전압을 발생시키는 신호처리부;빛의 세기 검출 동작구간에서는 상기 입력전압을 제1 및 제2 빛 기준전압과 비교하여 상위 M비트의 개수를 결정하고, 상기 시그마-델타 동작구간에서는 상기 연산증폭 출력전압을 제1 기준전압과 비교하여 DAC 제어신호를 발생하고 상기 상위 M비트의 데이터를 획득하며, 상기 싸이클릭 동작구간에서는 상기 연산증폭 출력전압을 제2 및 제3 기준전압과 비교하여 상기 DAC 제어신호를 발생하고 하위 N비트의 데이터를 획득하는 제어부; 및상기 DAC 제어신호에 응답하여 상기 DAC 출력전압을 발생하는 디지털 아날로그 컨버터를 구비하며,상기 제어부는,상기 빛의 세기 검출동작과 상기 시그마-델타 동작구간 및 상기 싸이클릭 동작구간 각각의 진입에 따라 온/오프되는 스위치들;상기 스위치들 각각의 온/오프에 따라, 상기 입력전압을 상기 제1 및 제2 빛 기준전압과 비교하여 상위 M비트의 개수를 결정하고, 상기 연산증폭 출력전압을 상기 제1 기준전압과 비교하여 제1 디지털 값 및 상기 상위 M비트의 데이터를 출력하는 시그마-델타 제어기;상기 스위치들 각각의 온/오프에 따라 상기 연산증폭 출력전압을 제2 및 제3 기준전압과 비교하여 제2 디지털 값 및 상기 하위 N비트의 데이터를 출력하는 싸이클릭 제어기; 및상기 제1 및 제2 디지털 값을 입력하여 상기 DAC 제어신호를 출력하는 제어신호 발생기를 구비하는 이미지 센서
|
| 13 |
13
제12항에 있어서,상기 화소부는,매트릭스 형태로 배치된 복수개의 상기 화소들을 구비하는 것을 특징으로 하는 이미지 센서
|
| 14 |
14
제13항에 있어서,상기 복수개의 화소들 중 선택된 행에 배치된 화소들을 구동하기 위한 구동 신호를 출력하는 로우 드라이버를 더 구비하는 것을 특징으로 하는 이미지 센서
|
| 15 |
15
제13항에 있어서,상기 아날로그 디지털 컨버팅부는,상기 복수개의 화소들이 배치된 행마다 상기 아날로그 디지털 컨버터를 구비하는 것을 특징으로 하는 이미지 센서
|
| 16 |
16
제12항의 이미지 센서;상기 외부로부터 입력되는 빛을 수집하여 수집된 빛을 상기 화소부로 전달하는 광학부; 및상기 디지털 신호를 입력하여 처리하거나 저장하는 데이터 처리부를 구비하는 것을 특징으로 하는 장치
|
| 17 |
17
제16항에 있어서,상기 장치는 디지털 카메라인 것을 특징으로 하는 장치
|
