| 1 |
1
[N] 비트 SAR(Successive Approximation Register) 아날로그-디지털 변환부(N은 자연수)의 분해 비트에 따라 서로 다른 기준 전압을 공급하기 위한 기준 전압 공급부;상기 기준 전압 공급부로부터의 기준 전압에 따라 픽셀 출력 신호에 대해 상위 [N-1] 비트 및 하위 [N] 비트를 순차적으로 분해하기 위한 상기 [N] 비트 SAR 아날로그-디지털 변환부; 및상기 [N] 비트 SAR 아날로그-디지털 변환부에서 분해된 각 하위 [N] 비트의 비트 분해 결과의 차를 이용하여 오차 보정값을 구하고, 상기 [N] 비트 SAR 아날로그-디지털 변환부에서 분해된 상위 [N-1] 비트와 하위 [N] 비트의 결합 시 구한 상기 오차 보정값을 이용하여 기준 전압의 오차를 보정하여 [2N-2] 비트의 아날로그-디지털 분해 결과를 출력하기 위한 오차 보정부를 포함하되,상기 SAR 아날로그-디지털 변환 장치는,전하 재 분배 동작을 수행할 때 커패시터 디지털-아날로그 변환부의 최하위 커패시터를 접지 전압(VCMP)에 연결하는, SAR 아날로그-디지털 변환 장치
|
| 2 |
2
제 1항에 있어서,상기 기준 전압 공급부는,상기 [N] 비트 SAR 아날로그-디지털 변환부의 분해 비트에 따라 서로 다른 기준 전압을 출력하기 위한 기준 전압 발생기; 및상기 기준 전압 발생기로부터의 서로 다른 기준 전압을 상기 [N] 비트 SAR 아날로그-디지털 변환부로 전달하기 위한 버퍼를 포함하는 SAR 아날로그-디지털 변환 장치
|
| 3 |
3
제 1항에 있어서,상기 SAR 아날로그-디지털 변환 장치는,테스트 입력 전압을 샘플링할 때 커패시터 디지털-아날로그 변환부의 최하위 커패시터를 접지 전압-기준 전압(VCMP-VREF)에 연결하는, SAR 아날로그-디지털 변환 장치
|
| 4 |
4
삭제
|
| 5 |
5
제 1항에 있어서,상기 SAR 아날로그-디지털 변환 장치는,상기 커패시터 디지털-아날로그 변환부의 출력 신호에 대해 하위 [N] 비트 분해 동작을 수행하는, SAR 아날로그-디지털 변환 장치
|
| 6 |
6
제 5항에 있어서,상기 SAR 아날로그-디지털 변환 장치는,"상기 커패시터 디지털-아날로그 변환부의 최하위 커패시터를 접지 전압+기준 전압(VCMP+VREF)에 연결하여 테스트 입력 전압을 샘플링하고, 상기 커패시터 디지털-아날로그 변환부의 최하위 커패시터를 접지 전압(VCMP)에 연결하여 전하를 재 분배하며, 상기 커패시터 디지털-아날로그 변환부의 출력 신호에 대해 하위 [N] 비트를 분해하는 과정"을 수행하는, SAR 아날로그-디지털 변환 장치
|
| 7 |
7
제 1항에 있어서,상기 오차 보정값은,상위 [N-1] 비트 분해 후 커패시터 디지털-아날로그 변환부에 남은 전압 범위의 크기(VREF/16)가 하위 [N] 비트 분해 시 몇 LSB(Least Significant Bit)에 해당하는지를 나타내는 값인, SAR 아날로그-디지털 변환 장치
|
| 8 |
8
제 1항에 있어서,상기 오차 보정부는,상위 [N-1] 비트 출력과 상기 오차 보정값을 곱한 값에 하위 [N] 비트 출력을 더하여 [2N-2] 비트의 아날로그-디지털 분해 결과를 출력하는, SAR 아날로그-디지털 변환 장치
|
| 9 |
9
(a) 테스트 입력 전압을 샘플링하는 단계;(b) 기준 전압 변경에 따라 전하 재 분배 동작을 수행하는 단계;(c) 커패시터 디지털-아날로그 변환부의 출력 신호에 대하여 하위 [N] 비트 분해 동작을 수행하여 아날로그-디지털 변환 결과를 구하는 단계;(d) 테스트 입력 전압을 샘플링하는 단계;(e) 기준 전압 변경에 따라 전하 재 분배 동작을 수행하는 단계;(f) 상기 커패시터 디지털-아날로그 변환부의 출력 신호에 대하여 하위 [N] 비트 분해 동작을 수행하여 아날로그-디지털 변환 결과를 구하는 단계;(g) 상기 (c) 단계에서 구한 아날로그-디지털 변환 결과와 상기 (f) 단계에서 구한 아날로그-디지털 변환 결과의 차를 이용하여 오차 보정값을 구하는 단계; 및(h) 상기 구한 오차 보정값으로 기준 전압의 오차를 보정하는 단계를 포함하는 SAR 아날로그-디지털 변환 방법
|
| 10 |
10
제 9항에 있어서,상기 오차 보정값은,상위 [N-1] 비트 분해 후 커패시터 디지털-아날로그 변환부에 남은 전압 범위의 크기(VREF/16)가 하위 [N] 비트 분해 시 몇 LSB에 해당하는지를 나타내는 값인, SAR 아날로그-디지털 변환 방법
|
| 11 |
11
제 9항에 있어서,상기 (h) 단계는,상위 [N-1] 비트 출력과 상기 오차 보정값을 곱한 값에 하위 [N] 비트 출력을 더하여 기준 전압의 오차를 보정하는, SAR 아날로그-디지털 변환 방법
|
| 12 |
12
픽셀 출력 신호를 발생하기 위한 픽셀 어레이;기준 전압에 따라 상기 픽셀 어레이로부터의 픽셀 출력 신호에 대해 상위 [N-1] 비트 및 하위 [N] 비트를 순차적으로 분해하고, 각 하위 [N] 비트의 비트 분해 결과의 차를 이용하여 오차 보정값을 구하며, 상기 분해된 상위 [N-1] 비트와 하위 [N] 비트의 결합 시 구한 상기 오차 보정값을 이용하여 기준 전압의 오차를 보정하기 위한 SAR 아날로그-디지털 변환 장치; 및상기 SAR 아날로그-디지털 변환 장치로부터의 아날로그-디지털 변환 결과를 이미지 신호 처리하기 위한 이미지 신호 처리부를 포함하되,상기 SAR 아날로그-디지털 변환 장치는,상기 기준 전압에 따라 픽셀 출력 신호에 대해 상위 [N-1] 비트 및 하위 [N] 비트를 순차적으로 분해하기 위한 [N] 비트 SAR 아날로그-디지털 변환부를 포함하되,상기 SAR 아날로그-디지털 변환 장치는, 전하 재 분배 동작을 수행할 때 커패시터 디지털-아날로그 변환부의 최하위 커패시터를 접지 전압(VCMP)에 연결하는, 씨모스 이미지 센서
|
| 13 |
13
제 12항에 있어서,상기 SAR 아날로그-디지털 변환 장치는,[N] 비트 SAR 아날로그-디지털 변환부의 분해 비트에 따라 서로 다른 기준 전압을 공급하기 위한 기준 전압 공급부; 및상기 [N] 비트 SAR 아날로그-디지털 변환부에서 분해된 각 하위 [N] 비트의 비트 분해 결과의 차를 이용하여 오차 보정값을 구하고, 상기 [N] 비트 SAR 아날로그-디지털 변환부에서 분해된 상위 [N-1] 비트와 하위 [N] 비트의 결합 시 상기 구한 오차 보정값을 이용하여 기준 전압의 오차를 보정하여 [2N-2] 비트의 아날로그-디지털 분해 결과를 출력하기 위한 오차 보정부를 더 포함하는 씨모스 이미지 센서
|
| 14 |
14
제 13항에 있어서,상기 오차 보정값은,상위 [N-1] 비트 분해 후 커패시터 디지털-아날로그 변환부에 남은 전압 범위의 크기(VREF/16)가 하위 [N] 비트 분해 시 몇 LSB에 해당하는지를 나타내는 값인, 씨모스 이미지 센서
|
| 15 |
15
제 13항에 있어서,상기 오차 보정부는,상위 [N-1] 비트 출력과 상기 오차 보정값을 곱한 값에 하위 [N] 비트 출력을 더하여 [2N-2] 비트의 아날로그-디지털 분해 결과를 출력하는, 씨모스 이미지 센서
|
