| 1 |
1
제 1 클록 신호와 제 2 클록 신호의 위상차를 탐지하여 출력하는 위상 비교부;상기 위상 비교부의 출력 신호를 래치하여 출력하는 래치부 및 제어 신호에 따라 상기 래치부의 입력 단자의 초기 전압을 제어하는 초기 전압 제어부를 포함하는 위상 탐지기
|
| 2 |
2
청구항 1에 있어서, 상기 래치부는 제 1 입력 단자와 제 2 입력 단자를 포함하고, 상기 초기 전압 제어부는 상기 제 1 입력 단자의 초기 전압을 제어하는 제 1 전압 제어부 및 상기 제 2 입력 단자의 초기 전압을 제어하는 제 2 전압 제어부를 포함하는 위상 탐지기
|
| 3 |
3
청구항 2에 있어서, 상기 제 1 전압 제어부 및 상기 제 2 전압 제어부는 상기 제어 신호에 따라 전원 전압을 분배하여 상기 제 1 입력 단자와 상기 제 2 입력 단자의 초기 전압을 제어하는 위상 탐지기
|
| 4 |
4
청구항 2에 있어서, 상기 위상 비교부는 상기 제 1 클록 신호와 상기 제 2 클록 신호의 위상차에 따라 상기 제 1 입력 단자 또는 상기 제 2 입력 단자 중 어느 하나를 먼저 방전시키는 위상 탐지기
|
| 5 |
5
청구항 1에 있어서, 상기 제 2 클록 신호 및 옵셋 제어 신호에 따라 상기 제어 신호를 출력하는 옵셋 제어기를 더 포함하는 위상 탐지기
|
| 6 |
6
청구항 5에 있어서, 상기 옵셋 제어기는 상기 제 2 클록 신호에 따라 상기 옵셋 제어 신호를 디더링한 변조 신호를 출력하는 시그마-델타 변조기 및 상기 제 2 클록 신호에 따라 상기 변조 신호를 디코딩하여 상기 제어 신호를 출력하는 디코더를 포함하는 위상 탐지기
|
| 7 |
7
옵셋 제어 신호를 디더링하여 제어 신호를 출력하는 옵셋 제어기;상기 제어 신호에 따라 제 1 클록 신호와 제 2 클록 신호의 위상차를 탐지하는 위상 탐지기;상기 위상 탐지기의 출력을 필터링하는 필터;상기 필터의 출력에 따라 제 3 클록 신호를 생성하되 상기 제 3 클록 신호의 초기값은 초기화 신호에 따라 제어되는 디지털 발진기 및상기 제 3 클록 신호를 분주하여 상기 제 2 클록 신호를 생성하는 피드백 블록을 포함하는 디지털 위상 고정 루프
|
| 8 |
8
청구항 7에 있어서, 상기 위상 탐지기는상기 제 1 클록 신호와 상기 제 2 클록 신호의 위상차를 탐지하여 출력하는 위상 비교부;상기 위상 비교부의 출력 신호를 래치하여 출력하는 래치부 및 상기 제어 신호에 따라 상기 래치부의 입력 단자의 초기 전압을 제어하는 초기 전압 제어부를 포함하는 디지털 위상 고정 루프
|
| 9 |
9
청구항 8에 있어서, 상기 래치부는 제 1 입력 단자와 제 2 입력 단자를 포함하고, 상기 초기 전압 제어부는 상기 제 1 입력 단자의 초기 전압을 제어하는 제 1 전압 제어부 및 상기 제 2 입력 단자의 초기 전압을 제어하는 제 2 전압 제어부를 포함하는 디지털 위상 고정 루프
|
| 10 |
10
청구항 7에 있어서, 상기 제어 신호는 상기 제 2 클록 신호에 동기되는 디지털 위상 고정 루프
|
| 11 |
11
청구항 10에 있어서, 상기 옵셋 제어기는 상기 제 2 클록 신호에 따라 상기 옵셋 제어 신호를 디더링한 변조 신호를 출력하는 시그마-델타 변조기 및 상기 제 2 클록 신호에 동기하여 상기 변조 신호를 디코딩하여 상기 제어 신호를 출력하는 디코더를 포함하는 디지털 위상 고정 루프
|
| 12 |
12
제 1 클록 신호에 동기하여 전원 전압을 래치하여 제 1 내부 클록 신호를 출력하는 제 1 플립플롭;제 2 클록 신호에 동기하여 전원 전압을 래치하여 제 2 내부 클록 신호를 출력하는 제 2 플립플롭;상기 제 1 내부 클록 신호와 상기 제 2 내부 클록 신호를 논리 조합하여 상기 제 1 플립플롭과 제 2 플립플롭을 리셋하는 리셋 제어부;상기 제 1 내부 클록 신호 및 상기 제 2 내부 클록 신호를 지연하여 제 3 내부 클록 신호와 제 4 내부 클록 신호를 출력하고 외부 제어 신호를 논리 조합하여 제어 신호를 출력하되 상기 제어 신호는 상기 제 4 내부 클록 신호와 정렬되는 타이밍 제어부; 및상기 제어 신호에 따라 상기 제 3 내부 클록 신호와 상기 제 4 내부 클록 신호의 위상차를 탐지하여 출력하는 위상 탐지기를 포함하는 위상 주파수 탐지기
|
| 13 |
13
청구항 12에 있어서, 상기 위상 탐지기는 제 3 내부 클록 신호와 제 4 내부 클록 신호의 위상차를 탐지하여 출력하는 위상 비교부;상기 위상 비교부의 출력 신호를 래치하여 출력하는 래치부 및 상기 제어 신호에 따라 상기 래치부의 입력 단자의 초기 전압을 제어하는 초기 전압 제어부를 포함하는 위상 주파수 탐지기
|
| 14 |
14
청구항 13에 있어서, 상기 래치부는 제 1 입력 단자와 제 2 입력 단자를 포함하고, 상기 초기 전압 제어부는 상기 제 1 입력 단자의 초기 전압을 제어하는 제 1 전압 제어부 및 상기 제 2 입력 단자의 초기 전압을 제어하는 제 2 전압 제어부를 포함하는 위상 주파수 탐지기
|
| 15 |
15
청구항 13에 있어서, 상기 위상 비교부는 상기 제 3 내부 클록 신호와 상기 제 4 내부 클록 신호의 위상차에 따라 상기 제 1 입력 단자 또는 상기 제 2 입력 단자 중 어느 하나를 먼저 방전시키는 위상 주파수 탐지기
|
| 16 |
16
청구항 12에 있어서, 상기 제 2 클록 신호에 따라 옵셋 제어 신호를 디더링하여 상기 외부 제어 신호를 출력하는 시그마-델타 변조기를 더 포함하는 위상 주파수 탐지기
|
| 17 |
17
외부 제어 신호에 따라 제 1 클록 신호와 제 2 클록 신호의 위상 및 주파수 차이를 탐지하는 위상 주파수 탐지기;상기 제 2 클록 신호에 따라 옵셋 제어 신호를 디더링하여 상기 외부 제어 신호를 출력하는 옵셋 제어부;상기 위상 주파수 탐지기의 출력을 필터링하는 필터;상기 필터의 출력에 따라 제 3 클록 신호를 생성하는 디지털 발진기 및상기 제 3 클록 신호를 분주하여 상기 제 2 클록 신호를 생성하는 피드백 블록을 포함하는 디지털 위상 고정 루프
|
| 18 |
18
청구항 17에 있어서, 상기 위상 주파수 탐지기는상기 제 1 클록 신호에 동기하여 전원 전압을 래치하여 제 1 내부 클록 신호를 출력하는 제 1 플립플롭;상기 제 2 클록 신호에 동기하여 전원 전압을 래치하여 제 2 내부 클록 신호를 출력하는 제 2 플립플롭;상기 제 1 내부 클록 신호와 상기 제 2 내부 클록 신호를 논리 조합하여 상기 제 1 플립플롭과 제 2 플립플롭을 리셋하는 리셋 제어부;상기 제 1 내부 클록 신호 및 상기 제 2 내부 클록 신호를 지연하여 제 3 내부 클록 신호와 제 4 내부 클록 신호를 출력하고 외부 제어 신호를 논리 조합하여 제어 신호를 출력하되 상기 제어 신호는 상기 제 4 내부 클록 신호와 정렬되는 타이밍 제어부; 및상기 제어 신호에 따라 상기 제 3 내부 클록 신호와 상기 제 4 내부 클록 신호의 위상차를 탐지하여 출력하는 위상 탐지기를 포함하는 디지털 위상 고정 루프
|
| 19 |
19
청구항 18에 있어서, 상기 위상 탐지기는 상기 제 3 내부 클록 신호와 상기 제 4 내부 클록 신호의 위상차를 탐지하여 출력하는 위상 비교부;상기 위상 비교부의 출력 신호를 래치하여 출력하는 래치부 및 상기 제어 신호에 따라 상기 래치부의 입력 단자의 초기 전압을 제어하는 초기 전압 제어부를 포함하는 디지털 위상 고정 루프
|
| 20 |
20
청구항 17에 있어서, 상기 옵셋 제어기는 상기 제 2 클록 신호에 따라 상기 옵셋 제어 신호를 디더링하여 상기 외부 제어 신호를 출력하는 시그마-델타 변조기를 포함하는 디지털 위상 고정 루프
|
