1 |
1
입력 단자, 출력 단자 및 제 1 클록 단자를 갖고, 제 1 클록 신호에 따라 입력 신호를 입력 받으며 상기 입력 신호에 따라 출력 신호를 출력하는 입/출력부;제 2 클록 단자를 갖고, 상기 입력 신호에 따라 턴온되고, 제 2 클록 신호에 따라 상기 출력 신호의 전압 레벨을 상승시키는 부스팅부; 및제 3 클록 단자를 갖고, 제 3 클록 신호에 따라 상기 입/출력부를 리셋하는 리셋부를 포함하는 것을 특징으로 하는 플립 플롭
|
2 |
2
제 1 항에 있어서,상기 입/출력부는,상기 제 1 클록 신호가 인가되는 제어 전극, 상기 입력 단자와 연결된 제 1 전극, 및 제 2 전극을 갖는 제 1 트랜지스터; 및상기 제 1 트랜지스터의 제 2 전극과 연결된 제어 전극, 제 1 전원단자와 연결된 제 1 전극, 및 상기 출력 단자와 연결된 제 2 전극을 갖는 제 2 트랜지스터를 포함하는 것을 특징으로 하는 플립 플롭
|
3 |
3
제 2 항에 있어서,상기 부스팅부는,상기 제 1 트랜지스터의 제 2 전극과 상기 제 2 트랜지스터의 제어 전극 사이에 연결된 제어 전극, 상기 제 2 클록 단자와 연결된 제 1 전극, 및 제 2 전극을 갖는 제 3 트랜지스터; 및상기 제 3 트랜지스터의 제 2 전극과 연결된 제 1 단자, 및 상기 제 3 트랜지스터의 제어 전극과 상기 제 2 트랜지스터의 제어 전극 사이에 연결된 제 2 단자를 갖는 커패시터를 포함하는 것을 특징으로 하는 플립 플롭
|
4 |
4
제 3 항에 있어서,상기 리셋부는,상기 제 3 클록 단자와 연결된 제어 전극, 상기 제 1 트랜지스터의 제 2 전극과 연결된 제 1 전극, 및 제 2 전원 단자와 연결된 제 2 전극을 갖는 제 4 트랜지스터; 및상기 제 3 클록 단자와 연결된 제어 전극, 상기 출력 단자와 연결된 제 1 전극, 및 상기 제 2 전원 단자와 연결된 제 2 전극을 갖는 제 5 트랜지스터를 포함하는 것을 특징으로 하는 플립 플롭
|
5 |
5
제 1 항에 있어서,상기 제 1 클록 신호, 상기 제 2 클록 신호 및 상기 제 3 클록 신호는 한 주기 동안 순차적인 펄스 값을 갖는 것을 특징으로 하는 플립 플롭
|
6 |
6
입력 단자, 출력 단자 및 제 1 클록 단자를 갖고, 제 1 클록 신호에 따라 입력 신호를 입력 받으며 상기 입력 신호에 따라 출력 신호를 출력하는 입/출력부;제 2 클록 단자를 갖고, 상기 입력 신호에 따라 턴온되며, 제 2 클록 신호에 따라 상기 출력 신호의 전압 레벨을 상승시키는 부스팅부;제 3 클록 단자를 갖고, 제 3 클록 신호에 따라 상기 입/출력부를 리셋하는 리셋부; 및상기 입/출력부의 출력이 없는 상태에서 상기 리셋부를 동작시켜 상기 출력 단자의 전압 레벨을 일정하게 유지시키는 인버터부를 포함하는 것을 특징으로 하는 플립 플롭
|
7 |
7
제 6 항에 있어서,상기 입/출력부는,상기 제 1 클록 신호가 인가되는 제어 전극, 상기 입력 단자와 연결된 제 1 전극, 및 제 2 전극을 갖는 제 1 트랜지스터; 및상기 제 1 트랜지스터의 제 2 전극과 연결된 제어 전극, 제 1 전원 단자와 연결된 제 1 전극, 및 상기 출력 단자와 연결된 제 2 전극을 갖는 제 2 트랜지스터를 포함하는 것을 특징으로 하는 플립 플롭
|
8 |
8
제 7 항에 있어서,상기 부스팅부는,상기 제 1 트랜지스터의 제 2 전극과 상기 제 2 트랜지스터의 제어 전극 사이에 연결된 제어 전극, 상기 제 2 클록 단자와 연결된 제 1 전극, 및 제 2 전극을 갖는 제 3 트랜지스터; 및상기 제 3 트랜지스터의 제 2 전극과 연결된 제 1 단자, 및 상기 제 3 트랜지스터의 제어 전극과 상기 제 2 트랜지스터의 제어 전극 사이에 연결된 제 2 단자를 갖는 커패시터를 포함하는 것을 특징으로 하는 플립 플롭
|
9 |
9
제 8 항에 있어서,상기 인버터부는,상기 제 1 전원 단자와 연결되고, 서로 다이오드 연결된 제 1 전극과 제어 전극, 및 제 2 전극을 갖는 제 4 트랜지스터; 및상기 제 4 트랜지스터의 제 2 전극과 연결된 제 1 전극, 상기 커패시터의 제 2 단자와 상기 제 2 트랜지스터의 제어 전극 사이에 연결된 제어 전극, 및 제 2 전원 단자와 연결된 제 2 전극을 갖는 제 5 트랜지스터를 포함하는 것을 특징으로 하는 플립 플롭
|
10 |
10
제 9 항에 있어서,상기 리셋부는,상기 제 3 클록 단자와 연결된 제어 전극, 상기 제 1 트랜지스터의 제 2 전극과 연결된 제 1 전극, 및 상기 제 2 전원 단자와 연결된 제 2 전극을 갖는 제 6 트랜지스터; 및상기 제 4 트랜지스터의 제 2 전극과 상기 제 5 트랜지스터의 제 1 전극 사이에 연결된 제어 전극, 상기 출력 단자와 연결된 제 1 전극, 및 상기 제 2 전원 전압이 인가되는 제 2 전극을 갖는 제 7 트랜지스터를 포함하는 것을 특징으로 하는 플립 플롭
|
11 |
11
제 6 항에 있어서,상기 제 1 클록 신호, 상기 제 2 클록 신호 및 상기 제 3 클록 신호는 한 주기 동안 순차적인 펄스 값을 갖는 것을 특징으로 하는 플립 플롭
|
12 |
12
제 1 항 내지 제 5 항 중 어느 한 항의 플립 플롭을 적어도 하나 이상 포함하는 시프트 레지스터
|
13 |
13
제 6 항 내지 제 11 항 중 어느 한 항의 플립 플롭을 적어도 하나 이상 포함하는 시프트 레지스터
|