| 1 |
1
디지털 신호로 변환된 픽셀 리셋 신호와 픽셀 이미지 신호가 입력되는 입력부; 및상기 픽셀 리셋 신호와 상기 픽셀 이미지 신호 사이의 차이를 나타내는 디지털 차이 신호를 생성하는 복수의 유닛셀을 포함하고,상기 입력부는, 상기 픽셀 리셋 신호 및 상기 픽셀 이미지 신호가 입력되는 제1 및 제2 멀티플렉서와 상기 제1 멀티플렉서와 연결된 인버터를 포함하고,상기 복수의 유닛셀은, 상기 입력부와 연결된 제1 유닛셀과, 상기 제1 유닛셀과 연속적으로 연결된 제2 내지 제N 유닛셀(N은 2이상인 자연수)을 포함하고,상기 제1 유닛셀은, 상기 제1 멀티플렉서와 연결된 제3 및 제4 멀티플렉서와,상기 제3 멀티플렉서와 연결된 제1 플립/플롭과,상기 제4 멀티플렉서와 연결된 제1 AND 게이트를 포함하는 연산 메모리 모듈 장치
|
| 2 |
2
제 1항에 있어서,상기 입력부로 입력되는 상기 픽셀 리셋 신호와 상기 픽셀 이미지 신호는, 각각 M비트(M은 자연수)의 신호를 포함하고,상기 복수의 유닛셀에서 수행되는 오버샘플링을 통해 상기 픽셀 리셋 신호와 상기 픽셀 이미지 신호는 각각 N-1비트(N-1은 M보다 큰 자연수)의 신호로 변환되는 연산 메모리 모듈 장치
|
| 3 |
3
제 2항에 있어서,상기 복수의 유닛셀은, 상기 입력부로 입력되는 픽셀 리셋 신호를 2^P(P는 자연수)번 샘플링(sampling)하며 더하고, 상기 입력부로 입력되는 픽셀 이미지 신호를 2^P번 샘플링(sampling)하며 빼는 동작을 수행하고,상기 P는, 상기 N-1과 상기 M 사이의 차와 동일한 연산 메모리 모듈 장치
|
| 4 |
4
제 3항에 있어서,상기 제1 내지 제N 유닛셀 중 P개의 유닛셀은, 상기 오버샘플링으로 인해 추가되는 P개의 비트를 위한 유닛셀이고,상기 제1 내지 제N 유닛셀 중 어느 하나의 유닛셀은, 부호 비트(sign bit)를 위한 유닛셀인 연산 메모리 모듈 장치
|
| 5 |
5
제 4항에 있어서,상기 오버샘플링으로 인해 추가되는 P개의 비트를 위한 유닛셀은, 상기 픽셀 리셋 신호의 입력 전에 0으로 셋팅되고,상기 부호 비트를 저장하기 위한 유닛셀은, 상기 픽셀 리셋 신호의 입력 전에 1로 셋팅되는 연산 메모리 모듈 장치
|
| 6 |
6
제 1항에 있어서,상기 제2 유닛셀은, 상기 제1 유닛셀의 플립/플롭과 연결된 제5 및 제6 멀티플렉서와,상기 제5 멀티플렉서와 연결된 제2 플립/플롭과,상기 제6 멀티플렉서와 연결된 제2 AND 게이트를 포함하는 연산 메모리 모듈 장치
|
| 7 |
7
디지털 신호로 변환된 픽셀 리셋 신호와 픽셀 이미지 신호가 입력되는 입력부; 및상기 픽셀 리셋 신호와 상기 픽셀 이미지 신호 사이의 차이를 나타내는 디지털 차이 신호를 생성하는 복수의 유닛셀을 포함하고,상기 입력부는, 상기 픽셀 리셋 신호와 상기 픽셀 이미지 신호가 입력되는 제1 멀티플렉서를 포함하고,상기 복수의 유닛셀은, 상기 입력부와 연결된 제1 유닛셀과, 상기 제1 유닛셀과 연속적으로 연결된 제2 내지 제N 유닛셀(N은 2이상인 자연수)을 포함하고,상기 제1 유닛셀은, 상기 제N 유닛셀의 피드백 신호를 입력받고, 인버터와 연결된 제1 및 제2 멀티플렉서와,상기 제1 멀티플렉서와 연결된 플립/플롭과,상기 제2 멀티플렉서와 연결된 AND 게이트를 포함하는 연산 메모리 모듈 장치
|
| 8 |
8
픽셀 리셋 신호와 픽셀 이미지 신호를 제공하는 복수의 픽셀을 포함하는 픽셀 어레이; 및상기 픽셀 어레이와 접속된 디지털 상관 이중 샘플링 모듈을 포함하고,상기 디지털 상관 이중 샘플링 모듈은, 상기 픽셀 리셋 신호와 상기 픽셀 이미지 신호를 아날로그 신호에서 디지털 신호로 변환하는 SA ADC 변환 모듈(successive approximation analog-to-digital conversion module)과,상기 디지털 신호로 변환된 상기 픽셀 리셋 신호와 상기 픽셀 이미지 신호 사이의 차이를 나타내는 디지털 차이 신호를 생성하는 연산 메모리 모듈(arithmetic memory module)을 포함하되,상기 연산 메모리 모듈은,상기 픽셀 리셋 신호와 상기 픽셀 이미지 신호를 입력받고, 상호 연결된 제1 멀티플렉서와 인버터를 포함하는 입력부와,상기 디지털 차이 신호의 비트를 저장하고, 제2 멀티플렉서 및 상기 제2 멀티플렉서와 연결된, AND 게이트와 플립/플롭을 포함하는 복수의 유닛셀을 포함하는 이미저(imager)
|
| 9 |
9
디지털 신호로 변환된 픽셀 리셋 신호와 픽셀 이미지 신호를 입력하고,상기 픽셀 리셋 신호와 상기 픽셀 이미지 신호 간의 차이를 나타내는 디지털 차이 신호를 생성하는 것을 포함하고,상기 디지털 차이 신호를 생성하는 것은,복수의 유닛셀 중 오버샘플링을 위한 유닛셀을 0으로 셋팅하고,상기 복수의 유닛셀 중 부호 비트를 위한 유닛셀을 1로 셋팅하고,쉬프트 신호를 인가하여, 처음 샘플링되는 픽셀 리셋 신호를 상기 복수의 유닛셀에 덧셈/뺄셈 동작 없이 최상위비트부터 입력되도록하고,연산 신호를 로우 상태로 인가하여, 상기 픽셀 리셋 신호를 오버샘플링하며 더하고,상기 연산 신호를 하이 상태로 인가하여, 상기 픽셀 이미지 신호를 오버샘플링하며 빼는 것을 포함하고,상기 복수의 유닛셀은, 상기 덧셈/뺄셈 동작을 수행하고, 복수의 멀티플렉서 및 상기 복수의 멀티플렉서와 연결된, 플립/플롭과 AND 게이트를 포함하는 연산 메모리 모듈 장치의 동작 방법
|
| 10 |
10
디지털 신호로 변환된 픽셀 리셋 신호와 픽셀 이미지 신호를 입력하고,상기 픽셀 리셋 신호와 상기 픽셀 이미지 신호 간의 차이를 나타내는 디지털 차이 신호를 생성하는 것을 포함하고,상기 디지털 차이 신호를 생성하는 것은,복수의 유닛셀 중, 부호 비트를 위한 유닛셀을 1로 셋팅하고,나머지 유닛셀은 0으로 셋팅하고,연산 신호를 로우 상태로 인가하여, 상기 픽셀 리셋 신호를 오버샘플링하며 더하고,상기 연산 신호를 하이 상태로 인가하여, 상기 픽셀 이미지 신호를 오버샘플링하며 빼는 것을 포함하고,상기 복수의 유닛셀은, 상기 덧셈/뺄셈 동작을 수행하고, 복수의 멀티플렉서 및 상기 복수의 멀티플렉서와 연결된, 플립/플롭과 AND 게이트를 포함하는 연산 메모리 모듈 장치의 동작 방법
|
