1 |
1
제 1 및 제 2 클럭 신호를 이용하여 시작 신호를 위상 지연시켜 출력 신호로 출력하는 스테이지를 복수개 구비하는 쉬프트 레지스터에 있어서, 상기 각각의 스테이지는, 제 1, 제 2 및 제 3 트랜지스터를 구비하며, 상기 제 1 트랜지스터(T1)의 게이트 단자와 상기 제 2 트랜지스터(T2)의 게이트 단자는 도선을 매개로 서로 연결되고, 상기 제 1 및 제 2 트랜지스터의 게이트 단자는 상기 제 2 클럭 신호(CLK2)의 입력 라인과 공통으로 단락되고, 상기 제 1 트랜지스터(T1)의 제 1 단자는 상기 시작 신호의 입력 라인과 연결되며, 상기 제 2 트랜지스터(T2)의 제 1 단자는 제 2 공급 전압단(VDD_h)과 연결되고, 상기 제 2 트랜지스터(T2)의 제 2 단자는 제 3 트랜지스터(T3)의 제 1 단자와 연결되며, 상기 제 2 트랜지스터(T2)의 제 2 단자와 상기 제 3 트랜지스터(T3)의 제 1 단자는 출력 신호를 출력하는 출력 라인과 공통으로 단락되고, 상기 제 3 트랜지스터(T3)의 제 2 단자는 제 1 클럭 신호(CLK1)의 입력 라인과 연결되며, 상기 제 1 트랜지스터(T1)의 제 2 단자와 제 3 트랜지스터(T3)의 게이트 단자 사이에는 노드(N)가 구비되며, 상기 노드(N)는 제 1 공급 전압단(VSS)과 연결되고, 상기 노드(N)와 제 1 공급 전압단(VSS) 사이에는 캐패시터가 구비되는 것을 특징으로 하는 쉬프트 레지스터
|
2 |
2
제 1 항에 있어서, 제 4 트랜지스터(T4)가 더 구비되며, 상기 제 4 트랜지스터(T4)의 게이트 단자는 시작 신호의 입력라인과 연결되고, 상기 제 4 트랜지스터(T4)의 제 1 단자는 상기 노드(N)와 연결되며 상기 제 4 트랜지스터(T4)의 제 2 단자는 제 1 공급 전압단(VSS)과 연결되는 것을 특징으로 하는 쉬프트 레지스터
|
3 |
3
제 1 항에 있어서, 제 4 트랜지스터(T4)가 더 구비되며, 상기 제 4 트랜지스터(T4)의 게이트 단자는 후단 스테이지의 출력 신호의 출력 라인과 연결되며, 상기 제 4 트랜지스터(T4)의 제 1 단자는 제 2 공급 전압단(VDD_h)과 연결되고, 상기 제 4 트랜지스터(T4)의 제 2 단자는 해당 스테이지의 출력 라인과 단락되는 것을 특징으로 하는 쉬프트 레지스터
|
4 |
4
제 1 항에 있어서, 상기 제 1 내지 제 3 트랜지스터는 n형 또는 p형 트랜지스터로 구성되는 것을 특징으로 하는 쉬프트 레지스터
|
5 |
5
제 2 항 또는 제 3 항에 있어서, 상기 제 4 트랜지스터는 n형 또는 p형 트랜지스터로 구성되는 것을 특징으로 하는 쉬프트 레지스터
|
6 |
6
제 1 항에 있어서, 상기 시작 신호는 스타트 펄스 또는 전단 스테이지의 출력 신호인 것을 특징으로 하는 쉬프트 레지스터
|
7 |
7
제 1 항에 기재된 쉬프트 레지스터의 구동방법에 있어서, 시작 신호, 제 1 클럭 신호, 제 2 클럭 신호를 각각 로우, 하이, 로우 상태로 인가하여 제 1 및 제 2 트랜지스터를 턴-온 시켜 상기 캐패시터(C)의 전압을 <제 1 공급 전압(VSS) + Vth_T1>까지 떨어뜨리고 하이 상태의 출력 신호를 출력하는 제 1 단계와, 시작 신호와 제 1 및 제 2 클럭 신호를 모두 하이 상태로 인가하여 상기 캐패시터(C)의 전압을 <제 1 공급 전압(VSS) + Vth_T1>로 유지시키고 하이 상태의 출력 신호를 출력하는 제 2 단계와, 시작 신호, 제 1 클럭 신호, 제 2 클럭 신호를 각각 하이, 로우, 하이 상태로 인가하여 상기 노드(N)가 부트스트래핑되어 상기 노드(N)의 전압을 제 1 공급 전압(VSS) 이하로 떨어뜨리고, 제 3 트랜지스터가 턴-온 되어 로우 상태의 출력 신호를 출력하는 제 3 단계를 포함하여 이루어지는 것을 특징으로 하는 쉬프트 레지스터의 구동방법
|
8 |
8
제 7 항에 있어서, 상기 제 1 클럭 신호와 제 2 클럭 신호는 서로 위상이 반전된 신호이며, 한 클럭 범위 이내에서 시간적 이격이 있는 것을 특징으로 하는 쉬프트 레지스터의 구동방법
|