맞춤기술찾기

이전대상기술

쉬프트 레지스터 및 이의 구동방법

  • 기술번호 : KST2015142380
  • 담당센터 : 인천기술혁신센터
  • 전화번호 : 032-420-3580
요약, Int. CL, CPC, 출원번호/일자, 출원인, 등록번호/일자, 공개번호/일자, 공고번호/일자, 국제출원번호/일자, 국제공개번호/일자, 우선권정보, 법적상태, 심사진행상태, 심판사항, 구분, 원출원번호/일자, 관련 출원번호, 기술이전 희망, 심사청구여부/일자, 심사청구항수의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 서지정보 표입니다.
요약 본 발명은 클럭 신호 및 트랜지스터의 수를 최소화하여 누설 전류를 억제하는 한편, 클럭 신호들 사이에 시간적 이격이 있도록 함으로써 게이트 신호간 오버랩 현상을 방지할 수 있는 쉬프트 레지스터 및 이의 구동방법에 관한 것으로서, 본 발명에 따른 쉬프트 레지스터는 제 1 및 제 2 클럭 신호를 이용하여 시작 신호를 위상 지연시켜 출력 신호로 출력하는 스테이지를 복수개 구비하는 쉬프트 레지스터에 있어서, 상기 각각의 스테이지는, 제 1, 제 2 및 제 3 트랜지스터를 구비하며, 상기 제 1 트랜지스터(T1)의 게이트 단자와 상기 제 2 트랜지스터(T2)의 게이트 단자는 도선을 매개로 서로 연결되고, 상기 제 1 및 제 2 트랜지스터의 게이트 단자는 상기 제 2 클럭 신호(CLK2)의 입력 라인과 공통으로 단락되고, 상기 제 1 트랜지스터(T1)의 제 1 단자는 상기 시작 신호의 입력 라인과 연결되며, 상기 제 2 트랜지스터(T2)의 제 1 단자는 제 2 공급 전압단(VDD_h)과 연결되고, 상기 제 2 트랜지스터(T2)의 제 2 단자는 제 3 트랜지스터(T3)의 제 1 단자와 연결되며, 상기 제 2 트랜지스터(T2)의 제 2 단자와 상기 제 3 트랜지스터(T3)의 제 1 단자는 출력 신호를 출력하는 출력 라인과 공통으로 단락되고, 상기 제 3 트랜지스터(T3)의 제 2 단자는 제 1 클럭 신호(CLK1)의 입력 라인과 연결되며, 상기 제 1 트랜지스터(T1)의 제 2 단자와 제 3 트랜지스터(T3)의 게이트 단자 사이에는 노드(N)가 구비되며, 상기 노드(N)는 제 1 공급 전압단(VSS)과 연결되고, 상기 노드(N)와 제 1 공급 전압단(VSS) 사이에는 캐패시터가 구비되는 것을 특징으로 한다.
Int. CL G11C 19/28 (2006.01.01) H03K 19/096 (2006.01.01) G09G 3/20 (2006.01.01)
CPC G11C 19/28(2013.01) G11C 19/28(2013.01) G11C 19/28(2013.01) G11C 19/28(2013.01) G11C 19/28(2013.01)
출원번호/일자 1020060052552 (2006.06.12)
출원인 한양대학교 산학협력단
등록번호/일자 10-0801352-0000 (2008.01.29)
공개번호/일자 10-2007-0118426 (2007.12.17) 문서열기
공고번호/일자 (20080211) 문서열기
국제출원번호/일자
국제공개번호/일자
우선권정보
법적상태 소멸
심사진행상태 수리
심판사항
구분
원출원번호/일자
관련 출원번호
심사청구여부/일자 Y (2006.06.12)
심사청구항수 8

출원인

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 출원인 표입니다.
번호 이름 국적 주소
1 한양대학교 산학협력단 대한민국 서울특별시 성동구

발명자

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 발명자 표입니다.
번호 이름 국적 주소
1 권오경 대한민국 서울 송파구

대리인

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 대리인 표입니다.
번호 이름 국적 주소
1 김 순 영 대한민국 서울특별시 종로구 종로*길 **, **층 케이씨엘특허법률사무소 (수송동, 석탄회관빌딩)
2 김영철 대한민국 서울특별시 종로구 종로*길 **, **층 케이씨엘특허법률사무소 (수송동, 석탄회관빌딩)

최종권리자

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 최종권리자 표입니다.
번호 이름 국적 주소
1 한양대학교 산학협력단 대한민국 서울특별시 성동구
번호, 서류명, 접수/발송일자, 처리상태, 접수/발송일자의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 행정처리 표입니다.
번호 서류명 접수/발송일자 처리상태 접수/발송번호
1 특허출원서
Patent Application
2006.06.12 수리 (Accepted) 1-1-2006-0409924-08
2 의견제출통지서
Notification of reason for refusal
2007.07.24 발송처리완료 (Completion of Transmission) 9-5-2007-0399012-85
3 [명세서등 보정]보정서
[Amendment to Description, etc.] Amendment
2007.08.13 보정승인간주 (Regarded as an acceptance of amendment) 1-1-2007-0584874-52
4 [거절이유 등 통지에 따른 의견]의견(답변, 소명)서
[Opinion according to the Notification of Reasons for Refusal] Written Opinion(Written Reply, Written Substantiation)
2007.08.13 수리 (Accepted) 1-1-2007-0584875-08
5 등록결정서
Decision to grant
2007.11.09 발송처리완료 (Completion of Transmission) 9-5-2007-0601388-65
6 출원인정보변경(경정)신고서
Notification of change of applicant's information
2008.03.11 수리 (Accepted) 4-1-2008-5037763-28
7 출원인정보변경(경정)신고서
Notification of change of applicant's information
2014.06.05 수리 (Accepted) 4-1-2014-5068294-39
8 출원인정보변경(경정)신고서
Notification of change of applicant's information
2015.02.16 수리 (Accepted) 4-1-2015-5022074-70
9 출원인정보변경(경정)신고서
Notification of change of applicant's information
2019.08.05 수리 (Accepted) 4-1-2019-5155816-75
10 출원인정보변경(경정)신고서
Notification of change of applicant's information
2019.08.06 수리 (Accepted) 4-1-2019-5156285-09
번호, 청구항의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 청구항 표입니다.
번호 청구항
1 1
제 1 및 제 2 클럭 신호를 이용하여 시작 신호를 위상 지연시켜 출력 신호로 출력하는 스테이지를 복수개 구비하는 쉬프트 레지스터에 있어서, 상기 각각의 스테이지는, 제 1, 제 2 및 제 3 트랜지스터를 구비하며, 상기 제 1 트랜지스터(T1)의 게이트 단자와 상기 제 2 트랜지스터(T2)의 게이트 단자는 도선을 매개로 서로 연결되고, 상기 제 1 및 제 2 트랜지스터의 게이트 단자는 상기 제 2 클럭 신호(CLK2)의 입력 라인과 공통으로 단락되고, 상기 제 1 트랜지스터(T1)의 제 1 단자는 상기 시작 신호의 입력 라인과 연결되며, 상기 제 2 트랜지스터(T2)의 제 1 단자는 제 2 공급 전압단(VDD_h)과 연결되고, 상기 제 2 트랜지스터(T2)의 제 2 단자는 제 3 트랜지스터(T3)의 제 1 단자와 연결되며, 상기 제 2 트랜지스터(T2)의 제 2 단자와 상기 제 3 트랜지스터(T3)의 제 1 단자는 출력 신호를 출력하는 출력 라인과 공통으로 단락되고, 상기 제 3 트랜지스터(T3)의 제 2 단자는 제 1 클럭 신호(CLK1)의 입력 라인과 연결되며, 상기 제 1 트랜지스터(T1)의 제 2 단자와 제 3 트랜지스터(T3)의 게이트 단자 사이에는 노드(N)가 구비되며, 상기 노드(N)는 제 1 공급 전압단(VSS)과 연결되고, 상기 노드(N)와 제 1 공급 전압단(VSS) 사이에는 캐패시터가 구비되는 것을 특징으로 하는 쉬프트 레지스터
2 2
제 1 항에 있어서, 제 4 트랜지스터(T4)가 더 구비되며, 상기 제 4 트랜지스터(T4)의 게이트 단자는 시작 신호의 입력라인과 연결되고, 상기 제 4 트랜지스터(T4)의 제 1 단자는 상기 노드(N)와 연결되며 상기 제 4 트랜지스터(T4)의 제 2 단자는 제 1 공급 전압단(VSS)과 연결되는 것을 특징으로 하는 쉬프트 레지스터
3 3
제 1 항에 있어서, 제 4 트랜지스터(T4)가 더 구비되며, 상기 제 4 트랜지스터(T4)의 게이트 단자는 후단 스테이지의 출력 신호의 출력 라인과 연결되며, 상기 제 4 트랜지스터(T4)의 제 1 단자는 제 2 공급 전압단(VDD_h)과 연결되고, 상기 제 4 트랜지스터(T4)의 제 2 단자는 해당 스테이지의 출력 라인과 단락되는 것을 특징으로 하는 쉬프트 레지스터
4 4
제 1 항에 있어서, 상기 제 1 내지 제 3 트랜지스터는 n형 또는 p형 트랜지스터로 구성되는 것을 특징으로 하는 쉬프트 레지스터
5 5
제 2 항 또는 제 3 항에 있어서, 상기 제 4 트랜지스터는 n형 또는 p형 트랜지스터로 구성되는 것을 특징으로 하는 쉬프트 레지스터
6 6
제 1 항에 있어서, 상기 시작 신호는 스타트 펄스 또는 전단 스테이지의 출력 신호인 것을 특징으로 하는 쉬프트 레지스터
7 7
제 1 항에 기재된 쉬프트 레지스터의 구동방법에 있어서, 시작 신호, 제 1 클럭 신호, 제 2 클럭 신호를 각각 로우, 하이, 로우 상태로 인가하여 제 1 및 제 2 트랜지스터를 턴-온 시켜 상기 캐패시터(C)의 전압을 <제 1 공급 전압(VSS) + Vth_T1>까지 떨어뜨리고 하이 상태의 출력 신호를 출력하는 제 1 단계와, 시작 신호와 제 1 및 제 2 클럭 신호를 모두 하이 상태로 인가하여 상기 캐패시터(C)의 전압을 <제 1 공급 전압(VSS) + Vth_T1>로 유지시키고 하이 상태의 출력 신호를 출력하는 제 2 단계와, 시작 신호, 제 1 클럭 신호, 제 2 클럭 신호를 각각 하이, 로우, 하이 상태로 인가하여 상기 노드(N)가 부트스트래핑되어 상기 노드(N)의 전압을 제 1 공급 전압(VSS) 이하로 떨어뜨리고, 제 3 트랜지스터가 턴-온 되어 로우 상태의 출력 신호를 출력하는 제 3 단계를 포함하여 이루어지는 것을 특징으로 하는 쉬프트 레지스터의 구동방법
8 8
제 7 항에 있어서, 상기 제 1 클럭 신호와 제 2 클럭 신호는 서로 위상이 반전된 신호이며, 한 클럭 범위 이내에서 시간적 이격이 있는 것을 특징으로 하는 쉬프트 레지스터의 구동방법
지정국 정보가 없습니다
패밀리정보가 없습니다
국가 R&D 정보가 없습니다.