| 1 |
1
제1 시간에서 인가되고, 샘플링된 입력신호를 홀딩하며, 상기 홀딩된 입력신호와 감산신호에 대해 감산하고, 감산된 값을 적분하여 제1 적분신호를 형성하기 위한 제1 적분부;상기 제1 적분부의 출력을 수신하고, 샘플링된 제1 적분신호를 홀딩하고, 적분동작을 통해 제2 적분신호를 형성하기 위한 제2 적분부;상기 샘플링된 입력신호, 샘플링된 제1 적분신호 및 제2 적분신호를 수신하여 가산동작을 수행하기 위한 가산부;상기 가산부의 출력에 대해 양자화를 수행하고, 상기 제1 적분신호 또는 제2 적분신호의 최대 변동폭이 발생되면, 특정의 디지털값을 출력하기 위한 양자화부; 및상기 양자화부의 출력에 따라 상기 제1 적분부의 제1 적분신호 또는 제2 적분부의 제2 적분신호의 최대 변동폭이 발생되면, 가장 높은 동작전류를 유도하여 상기 제1 시간보다 지연된 제2 시간에 입력되는 입력신호에 대해 제한 전류를 형성하기 위한 적응형 전류 조절부를 포함하고,상기 적응형 전류 조절부는,상기 양자화부의 출력신호에 따른 디지털 제어신호를 형성하기 위한 자동 전류 조절부;상기 디지털 제어신호를 수신하여 상기 제1 적분부에 제1 제한전류를 공급하기 위한 제1 DAC; 및상기 디지털 제어신호를 수신하여 상기 제2 적분부에 제2 제한전류를 공급하기 위한 제2 DAC를 포함하는 것을 특징으로 하는 델타-시그마 변환기
|
| 2 |
2
제1항에 있어서, 상기 제1 적분부는,상기 샘플링 된 입력신호를 홀딩하고, 감산동작을 수행하기 위한 제1 홀딩/감산부; 및상기 제1 홀딩/감산부로부터 감산된 신호를 적분하기 위한 제1 적분기를 포함하는 것을 특징으로 하는 델타-시그마 변환기
|
| 3 |
3
제1항에 있어서, 상기 제2 적분부는, 상기 샘플링 된 제1 적분신호를 홀딩하기 위한 제1 홀딩부; 및상기 제1 홀딩부의 출력을 적분하기 위한 제2 적분기를 포함하는 것을 특징으로 하는 델타-시그마 변환기
|
| 4 |
4
제1항에 있어서, 상기 가산부는,상기 샘플링 된 입력신호, 상기 샘플링 된 제1 적분신호 및 상기 제2 적분신호를 샘플링하기 위한 입력 샘플링 부; 및상기 입력 샘플링부에서 샘플링 된 신호들에 대한 가산동작을 수행하기 위한 가산회로를 포함하는 것을 특징으로 하는 델타-시그마 변환기
|
| 5 |
5
제4항에 있어서, 상기 가산회로는,상기 샘플링된 입력신호에서 샘플링된 양의 입력신호와 샘플링된 음의 입력신호의 차이에 따른 전압차를 유도하기 위한 제1 가산기;상기 제2 적분신호를 구성하는 제2 양의 적분신호와 제2 음의 적분신호의 차이에 따른 전압차를 유도하기 위한 제2 가산기; 및차동신호의 형태로 제공되는 샘플링된 제1 적분신호를 수신하고, 상기 차동신호의 차이에 따른 전압차를 유도하기 위한 제3 가산기를 포함하는 것을 특징으로 하는 델타-시그마 변환기
|
| 6 |
6
제5항에 있어서, 상기 제1 가산기, 상기 제2 가산기 및 상기 제3 가산기는 양의 전원전압에 연결된 바이어스부와 접지에 연결된 바이어스 트랜지스터 사이에 연결되고, 바이어스 트랜지스터를 통해 기준전류가 흐르며, 상기 각각의 가산기들의 게이트 단자에 인가되는 전압에 따른 전압차를 발생시키는 것을 특징으로 하는 델타-시그마 변환기
|
| 7 |
7
삭제
|
| 8 |
8
제1항에 있어서, 상기 제1 제한전류는 상기 제1 적분부의 출력의 변화가 가장 큰 구간에서 최대치를 가지는 것을 특징으로 하는 델타-시그마 변환기
|
| 9 |
9
제1항에 있어서, 상기 제2 제한전류는 상기 제2 적분부의 출력의 변화가 가장 큰 구간에서 최대치를 가지는 것을 특징으로 하는 델타-시그마 변환기
|
| 10 |
10
제1 시간에 인가되고, 샘플링된 차동 형태의 입력신호를 제1 샘플링 신호에서 홀딩하여, 상기 제1 샘플링 신호와 상보적인 제2 샘플링 신호에서 감산신호와 감산하고 그 결과값에 대해 적분동작을 수행하며, 상기 제2 샘플링 신호에서 샘플링 된 차동형태의 상기 입력신호를 상기 제1 샘플링 신호에서 감산하고 적분동작을 수행하기 위한 제1 적분부;상기 제1 적분부의 차동형태의 출력인 제1 적분신호가 상기 제1 샘플링 신호에서 샘플링 된 제1 샘플링 적분신호를 홀딩하고, 상기 제2 샘플링 신호에서 적분하고, 상기 제1 적분신호가 상기 제2 샘플링 신호에서 샘플링 된 제2 샘플링 적분신호를 홀딩하고, 상기 제1 샘플링 신호에서 적분하기 위한 제2 적분부;상기 샘플링 된 차동 형태의 입력신호, 상기 제1 샘플링 적분신호, 상기 제2 샘플링 적분신호 및 상기 제2 적분부의 출력인 제2 적분신호에 대한 가산동작을 수행하기 위한 가산부;상기 가산부의 출력을 양자화하고, 상기 제1 적분신호 또는 제2 적분신호의 최대 변동폭이 발생되면, 특정의 디지털값을 출력하기 위한 양자화부; 및상기 디지털 출력에 따라 상기 제1 적분부의 제1 적분신호 또는 제2 적분부의 제2 적분신호의 최대 변동폭에서 가장 높은 동작전류를 유도하여 상기 제1 시간보다 지연된 제2 시간에 입력되는 입력신호에 대해 제한 전류를 형성하기 위한 적응형 전류 조절부를 포함하는 델타-시그마 변환기
|
| 11 |
11
제10항에 있어서, 상기 적응형 전류 조절부는,상기 디지털 출력에 따른 디지털 제어신호를 형성하기 위한 자동 전류 조절부;상기 디지털 제어신호를 수신하여 상기 제1 적분부에 제1 제한전류를 공급하기 위한 제1 DAC; 및상기 디지털 제어신호를 수신하여 상기 제2 적분부에 제2 제한전류를 공급하기 위한 제2 DAC를 포함하는 것을 특징으로 하는 델타-시그마 변환기
|
| 12 |
12
제11항에 있어서, 상기 제1 제한전류는 상기 제1 적분부의 출력의 변화가 가장 큰 구간에서 최대치를 가지는 것을 특징으로 하는 델타-시그마 변환기
|
| 13 |
13
제12항에 있어서, 상기 제1 제한전류의 최대치에서 상기 제1 적분부의 동작전류는 최대인 것을 특징으로 하는 델타-시그마 변환기
|
| 14 |
14
제11항에 있어서, 상기 제2 제한전류는 상기 제2 적분부의 출력의 변화가 가장 큰 구간에서 최대치를 가지는 것을 특징으로 하는 델타-시그마 변환기
|
| 15 |
15
제14항에 있어서, 상기 제2 제한전류의 최대치에서 상기 제2 적분부의 동작전류는 최대인 것을 특징으로 하는 델타-시그마 변환기
|
