| 1 |
1
제1 다이 내에 제1 TSV 후보 영역을 결정하고, 상기 제1 다이와 수직 방향으로 배치된 제2 다이 내에 제2 TSV 후보 영역을 결정하고,상기 제1 다이의 제1 핀의 수평 위치와, 상기 제2 다이의 제2 핀의 수평 위치를 포함하는 제1 바운드 영역을 결정하고,상기 제1 다이의 제3 핀의 수평 위치와, 상기 제2 다이의 제4 핀의 수평 위치를 포함하는 제2 바운드 영역을 결정하고,상기 제1 TSV 후보 영역과, 상기 제2 TSV 후보 영역과, 상기 제1 바운드 영역이 중첩되는 영역의 제1 면적을 계산하고,상기 제1 TSV 후보 영역과, 상기 제2 TSV 후보 영역과, 상기 제2 바운드 영역이 중첩되는 영역의 제2 면적을 계산하고,상기 제1 면적 및 상기 제2 면적을 기초로, 상기 제1 핀과 상기 제2 핀을 연결하는 라우팅과, 상기 제3 핀과 상기 제4 핀을 연결하는 라우팅의 순서를 결정하고, 상기 제1 면적 및 상기 제2 면적을 기초로, 개별적으로 상기 제1 핀과 상기 제2 핀을 연결하는 라우팅 및 상기 제3 핀과 상기 제4 핀을 연결하는 라우팅이 결정되는 것을 포함하는 반도체 장치 제조 방법
|
| 2 |
2
삭제
|
| 3 |
3
수직으로 적층된 복수의 다이 각각에 대해 TSV를 형성하기 위한 TSV 후보 영역들을 결정하고,상기 복수의 다이 중 적어도 일부에 형성된 핀들을 각각 포함하는 서로 다른 복수의 네트 각각에 대해, 상기 네트에 포함된 핀들의 수평 위치를 모두 포함하는 바운드 영역들을 결정하고,상기 복수의 네트 각각에 대해, 상기 TSV 후보 영역들과 상기 바운드 영역이 중첩되는 중첩 영역들의 면적을 계산하고,상기 복수의 네트 각각의 중첩 영역들의 면적들을 기초로 상기 복수의 네트 각각의 라우팅 순서를 결정하고,상기 라우팅 순서에 따라 네트 별로 라우팅을 수행하는 것을 포함하는 반도체 장치 제조 방법
|
| 4 |
4
제3항에 있어서,상기 복수의 네트 각각의 라우팅 순서를 결정하는 것은,상기 복수의 네트 각각의 상기 중첩 영역들의 면적의 총합이 작은 네트가 우선적으로 라우팅되도록 순서를 결정하는 것을 포함하는 반도체 장치 제조 방법
|
| 5 |
5
제3항에 있어서,상기 복수의 네트 각각의 라우팅 순서를 결정하는 것은,상기 복수의 네트 중 하기 수학식 (3)에 의해 계산되는 값이 작은 네트가 우선적으로 라우팅되도록 순서를 결정하는 것을 포함하는 반도체 장치 제조 방법:Cost_net_ordering = a x min(overlapping_area) + b x total(overlapping_area) (3)상기 수학식에서, Cost_net_ordering은 상기 중첩 영역들의 면적을 보정한 값, overlapping_area는 상기 중첩 영역들의 면적, min(overlapping_area)는 상기 중첩 영역들의 면적 중 최소값, total(overlapping_area)는 상기 중첩 영역들의 면적의 총합, a, b는 0 이상의 상수이다
|
| 6 |
6
제3항에 있어서,상기 라우팅 순서에 따라 네트 별로 라우팅을 수행하는 것은,상기 라우팅에 실패한 경우, 상기 라우팅에 실패한 네트의 중첩 영역과 중첩되는 중첩 영역을 갖는 네트 중 가장 최근에 라우팅에 성공한 네트의 라우팅 결과를 삭제하고,상기 가장 최근에 라우팅에 성공한 네트 및 상기 라우팅에 실패한 네트에 대해 재라우팅(re-routing)을 수행하는 것을 더 포함하는 반도체 장치 제조 방법
|
| 7 |
7
제6항에 있어서,상기 라우팅 순서에 따라 네트 별로 라우팅을 수행하는 것은,미리 정해진 시간 동안 상기 재라우팅에 계속적으로 실패하는 경우, 상기 핀들 사이의 거리 및 상기 TSV 후보 영역의 혼잡도의 비율을 변경하여 가중치 값을 재계산하고,상기 재계산된 가중치 값에 따라 상기 재라우팅을 수행하는 것을 포함하는 반도체 장치 제조 방법
|
| 8 |
8
복수의 핀들이 형성되고 수직으로 적층된 N개(단, N은 2 이상의 정수)의 다이 각각에 대해, TSV를 형성할 수 있는 N개의 TSV 후보 영역들을 결정하고,제1 네트에 포함되는 핀들의 수평 위치를 모두 포함하는 제1 바운드 영역과 제2 네트에 포함되는 핀들의 수평 위치를 모두 포함하는 제2 바운드 영역을 결정하고,상기 제1 바운드 영역과 상기 N개의 TSV 후보 영역들이 중첩되는 영역의 면적들을 모두 합하여 제1 중첩 면적을 계산하고,상기 제2 바운드 영역과 상기 N개의 TSV 후보 영역들이 중첩되는 영역의 면적들을 모두 합하여 제2 중첩 면적을 계산하고,상기 제1 중첩 면적이 상기 제2 중첩 면적보다 작은 경우 상기 제1 네트를 상기 제2 네트보다 먼저 라우팅하도록 라우팅 순서를 결정하는 것을 포함하는 반도체 장치 제조 방법
|
| 9 |
9
제8항에 있어서,상기 제1 바운드 영역과 상기 N개의 TSV 후보 영역들이 중첩되는 영역의 면적들 중 최소값을 선택하여 제1 최소 면적을 계산하고,상기 제2 바운드 영역과 상기 N개의 TSV 후보 영역들이 중첩되는 영역의 면적들 중 최소값을 선택하여 제2 최소 면적을 계산하는 것을 더 포함하고,상기 제1 네트와 상기 제2 네트의 라우팅 순서를 결정하는 것은,상기 제1 최소 면적이 상기 제2 최소 면적보다 작은 경우 상기 제1 네트를 상기 제2 네트보다 먼저 라우팅하도록 라우팅 순서를 결정하는 것을 포함하는 반도체 장치 제조 방법
|
| 10 |
10
제8항에 있어서,복수의 핀들을 포함하는 제3 네트를 더 포함하고,상기 제1 네트 및 상기 제2 네트에 포함되는 각각의 핀들은 서로 다른 2개 이상의 다이 상에 형성되고 상기 제3 네트에 포함되는 핀들은 하나의 다이 상에 형성된 경우, 상기 제3 네트는 상기 제1 네트 및 상기 제2 네트의 라우팅 순서보다 후순위인 반도체 장치 제조 방법
|
