| 1 |
1
입력노드의 전압과 제1전압을 비교한 결과를 출력하는 비교부;상기 입력노드에 일단이 연결된 제1 내지 제N캐패시터를 포함하고,제1구간에서 상기 제1 내지 제N캐패시터의 타단에 상기 제1전압보다 낮은 제2전압을 인가하고, 상기 입력노드에 입력신호를 인가하고, 상기 비교부의 비교결과에 응답하여 상기 입력신호를 디지털 변환한 디지털 신호의 최상위 비트를 결정하고, 제2구간에서 샘플링 동작시 상기 제1구간의 상기 비교부의 비교결과에 응답하여 상기 제2 내지 제N캐패시터의 타단에 상기 제1전압 및 상기 제2전압 중 하나의 전압을 인가하고 상기 입력노드에 상기 입력신호를 인가하여 상기 입력노드에 샘플링된 전압을 이용하여 상기 디지털 신호의 나머지 비트들을 결정하는 아날로그 디지털 변환기
|
| 2 |
2
제 1항에 있어서,상기 제1구간에서 상기 비교부의 비교결과 상기 입력신호가 상기 제1전압보다 큰 경우 상기 제2구간에서 샘플링 동작시 상기 제2 내지 제N캐패시터의 타단에 상기 제1전압을 인가하고, 상기 제1구간에서 상기 비교부의 비교결과 상기 입력신호가 상기 제1전압보다 작은 경우 상기 제2구간에서 샘플링 동작시 상기 제2 내지 제N캐패시터의 타단에 상기 제2전압을 인가하는 아날로그 디지털 변환기
|
| 3 |
3
제 2항에 있어서,상기 제2구간에서 샘플링 동작시 상기 제2 내지 제N캐패시터의 타단에 상기 제1전압이 인가된 경우 상기 제2구간에서 상기 디지털 신호의 상기 최상위 비트를 제외한 나머지 비트들을 생성하는 변환 동작시 상기 제2 내지 제N캐패시터 중 제K(2≤K≤N)캐패시터의 타단에 상기 제2전압을 인가하고, 상기 비교부의 비교결과에 응답하여 상기 비트들 중 하나의 비트를 결정하는 아날로그 디지털 변환기
|
| 4 |
4
제 3항에 있어서,상기 제2구간에서 상기 변환 동작시 상기 제K캐패시터의 타단에 상기 제2전압을 인가한 경우 상기 비교부의 비교결과 상기 입력노드의 전압이 상기 제1전압보다 큰 경우 상기 제K캐패시터의 타단에는 상기 제2전압이 인가되고, 상기 비교부의 비교결과 상기 입력노드의 전압이 상기 제1전압보다 작은 경우 상기 제K캐패시터의 타단에는 상기 제1전압이 인가되는 아날로그 디지털 변환기
|
| 5 |
5
제 2항에 있어서,상기 제2구간에서 샘플링 동작시 상기 제2 내지 제N캐패시터의 타단에 상기 제2전압이 인가된 경우 상기 제2구간에서 상기 디지털 신호의 상기 최상위 비트를 제외한 나머지 비트들을 생성하는 변환 동작시 상기 제2 내지 제N캐패시터 중 제K(2≤K≤N)캐패시터의 타단에 상기 제1전압을 인가하고, 상기 비교부의 비교결과에 응답하여 상기 비트들 중 하나의 비트를 결정하는 아날로그 디지털 변환기
|
| 6 |
6
제 5항에 있어서,상기 제2구간에서 상기 변환 동작시 상기 제K캐패시터의 타단에 상기 제2전압을 인가한 경우 상기 비교부의 비교결과 상기 입력노드의 전압이 상기 제1전압보다 큰 경우 상기 제K캐패시터의 타단에는 상기 제2전압이 인가되고, 상기 비교부의 비교결과 상기 입력노드의 전압이 상기 제1전압보다 작은 경우 상기 제K캐패시터의 타단에는 상기 제1전압이 인가되는 아날로그 디지털 변환기
|
| 7 |
7
제 1항에 있어서,상기 제1캐패시터의 타단에는 상기 제2전압이 인가되는 아날로그 디지털 변환기
|
| 8 |
8
제 1항에 있어서,상기 제1전압은 전원전압이고, 상기 제2전압은 기저전압인 아날로그 디지털 변환기
|
| 9 |
9
제 1항에 있어서,상기 제2 내지 제N캐패시터 중 제K(2≤K≤N)캐패시터의 캐패시턴스 값은 제1캐패시터의 캐패시턴스 값의 2^(K-2)배인 아날로그 디지털 변환기
|
| 10 |
10
리셋전압 또는 입사된 빛에 대응하는 레벨을 가지는 픽셀신호를 출력하는 픽셀부;입력노드의 전압과 제1전압을 비교한 결과를 출력하는 비교부;상기 입력노드에 일단이 연결된 제1 내지 제N캐패시터; 및상기 제2 내지 제N캐패시터 각각에 대응하며 상기 제1전압 및 상기 제1전압보다 낮은 전압 중 하나를 선택하여 자신에게 대응하는 캐패시터의 타단에 인가하는 제1 내지 제N-1전압 선택부를 포함하고,상기 제1캐패시터의 타단에는 제2전압이 인가되고, 제1구간에서 상기 제1 내지 제N-1전압 선택부는 상기 제2 내지 제N캐패시터의 타단에 상기 제2전압을 인가하고, 상기 입력노드에 상기 픽셀신호를 인가하고, 상기 비교부의 비교결과에 응답하여 상기 픽셀신호를 디지털 변환한 픽셀 데이터의 최상위 비트를 결정하고, 제2구간에서 샘플링 동작시 상기 제1 내지 제N-1전압 선택부는 상기 제1구간의 상기 비교부의 비교결과에 응답하여 상기 제2 내지 제N캐패시터의 타단에 상기 제1전압 및 상기 제2전압 중 하나의 전압을 인가하고 상기 입력노드에 상기 픽셀신호를 인가하여 상기 입력노드에 샘플링된 전압을 이용하여 상기 픽셀 데이터의 나머지 비트들을 결정하는 이미지 센서
|
| 11 |
11
제 10항에 있어서,상기 제1구간에서 상기 비교부의 비교결과 상기 픽셀신호가 상기 제1전압보다 큰 경우 상기 제2구간에서 샘플링 동작시 상기 제2 내지 제N캐패시터의 타단에 상기 제1전압을 인가하고, 상기 제1구간에서 상기 비교부의 비교결과 상기 픽셀신호가 상기 제1전압보다 작은 경우 상기 제2구간에서 샘플링 동작시 상기 제2 내지 제N캐패시터의 타단에 상기 제2전압을 인가하는 이미지 센서
|
| 12 |
12
제 11항에 있어서,상기 제2구간에서 샘플링 동작시 상기 제2 내지 제N캐패시터의 타단에 상기 제1전압이 인가된 경우 상기 제2구간에서 상기 픽셀 데이터의 상기 최상위 비트를 제외한 나머지 비트들을 생성하는 변환 동작시 상기 제2 내지 제N캐패시터 중 제K(2≤K≤N)캐패시터의 타단에 상기 제2전압을 인가하고, 상기 비교부의 비교결과에 응답하여 상기 비트들 중 하나의 비트를 결정하되,상기 제2구간에서 상기 변환 동작시 상기 제K캐패시터의 타단에 상기 제2전압을 인가한 경우 상기 비교부의 비교결과 상기 입력노드의 전압이 상기 제1전압보다 큰 경우 상기 제K캐패시터의 타단에는 상기 제2전압이 인가되고, 상기 비교부의 비교결과 상기 입력노드의 전압이 상기 제1전압보다 작은 경우 상기 제K캐패시터의 타단에는 상기 제1전압이 인가되는 이미지 센서
|
| 13 |
13
제 11항에 있어서,상기 제2구간에서 샘플링 동작시 상기 제2 내지 제N캐패시터의 타단에 상기 제2전압이 인가된 경우 상기 제2구간에서 상기 픽셀 데이터의 최상위 비트를 제외한 나머지 비트들을 생성하는 변환 동작시 상기 제2 내지 제N캐패시터 중 제K(2≤K≤N)캐패시터의 타단에 상기 제1전압을 인가하고, 상기 비교부의 비교결과에 응답하여 상기 비트들 중 하나의 비트를 결정하되,상기 제2구간에서 상기 변환 동작시 상기 제K캐패시터의 타단에 상기 제2전압을 인가한 경우 상기 비교부의 비교결과 상기 입력노드의 전압이 상기 제1전압보다 큰 경우 상기 제K캐패시터의 타단에는 상기 제2전압이 인가되고, 상기 비교부의 비교결과 상기 입력노드의 전압이 상기 제1전압보다 작은 경우 상기 제K캐패시터의 타단에는 상기 제1전압이 인가되는 이미지 센서
|
| 14 |
14
제 10항에 있어서,상기 제1전압은 전원전압이고, 상기 제2전압은 기저전압인 이미지 센서
|
| 15 |
15
제 10항에 있어서,상기 제2 내지 제N캐패시터 중 제K(2≤K≤N)캐패시터의 캐패시턴스 값은 제1캐패시터의 캐패시턴스 값의 2^(K-2)배인 이미지 센서
|
| 16 |
16
입력노드의 전압과 제1전압을 비교한 결과를 출력하는 비교부 및 상기 입력노드에 일단이 연결된 제1 내지 제N캐패시터를 포함하는 아날로그 디지털 변환기를 이용한 아날로그 디지털 변환방법에 있어서,상기 제1 내지 제N캐패시터에 상기 제1전압보다 낮은 제2전압을 인가하고, 상기 입력노드에 입력신호를 인가하고, 상기 비교부의 비교결과에 응답하여 상기 입력신호를 디지털 변환한 디지털 신호의 최상위 비트를 결정하는 단계;상기 비교부의 비교결과에 응답하여 상기 제2 내지 제N캐패시터의 타단에 상기 제1전압 및 상기 제2전압 중 하나의 전압의 인가하고, 상기 입력노드에 상기 입력신호를 인가하여 상기 입력신호를 샘플링하는 단계; 및상기 입력노드에 샘플링된 전압을 이용하여 상기 디지털 신호의 나머지 비트들을 결정하는 단계를 포함하는 아날로그 디지털 변환방법
|
| 17 |
17
제 16항에 있어서,상기 샘플링하는 단계는상기 디지털 신호의 최상위 비트를 결정하는 단계에서 상기 비교부의 비교결과 상기 입력신호가 상기 제1전압보다 큰 경우 상기 제2 내지 제N캐패시터의 타단에 상기 제1전압을 인가하고, 상기 디지털 신호의 최상위 비트를 결정하는 단계에서 상기 비교부의 비교결과 상기 입력신호가 상기 제1전압보다 작은 경우 상기 제2 내지 제N캐패시터의 타단에 상기 제2전압을 인가하는 아날로그 디지털 변환방법
|
| 18 |
18
제 17항에 있어서,상기 디지털 신호의 나머지 비트들을 결정하는 단계는제1구간에서 상기 비교부의 비교결과 상기 입력신호가 상기 제1전압보다 큰 경우 제2구간에서 샘플링 동작시 상기 제2 내지 제N캐패시터의 타단에 상기 제1전압을 인가하고, 상기 제1구간에서 상기 비교부의 비교결과 상기 입력신호가 상기 제1전압보다 작은 경우 상기 제2구간에서 샘플링 동작시 상기 제2 내지 제N캐패시터의 타단에 상기 제2전압을 인가하며,상기 제2구간에서 변환 동작시 제K캐패시터의 타단에 상기 제2전압을 인가한 경우 상기 비교부의 비교결과 상기 입력노드의 전압이 상기 제1전압보다 큰 경우 상기 제K캐패시터의 타단에는 상기 제2전압이 인가되고, 상기 비교부의 비교결과 상기 입력노드의 전압이 상기 제1전압보다 작은 경우 상기 제K캐패시터의 타단에는 상기 제1전압이 인가되는 아날로그 디지털 변환방법
|
| 19 |
19
제 17항에 있어서,상기 디지털 신호의 나머지 비트들을 결정하는 단계는제2구간에서 샘플링 동작시 상기 제2 내지 제N캐패시터의 타단에 상기 제2전압이 인가된 경우 상기 제2구간에서 상기 디지털 신호의 상기 최상위 비트를 제외한 나머지 비트들을 생성하는 변환 동작시 상기 제2 내지 제N캐패시터 중 제K(2≤K≤N)캐패시터의 타단에 상기 제1전압을 인가하고, 상기 비교부의 비교결과에 응답하여 상기 비트들 중 하나의 비트를 결정하며,상기 제2구간에서 상기 변환 동작시 상기 제K캐패시터의 타단에 상기 제2전압을 인가한 경우 상기 비교부의 비교결과 상기 입력노드의 전압이 상기 제1전압보다 큰 경우 상기 제K캐패시터의 타단에는 상기 제2전압이 인가되고, 상기 비교부의 비교결과 상기 입력노드의 전압이 상기 제1전압보다 작은 경우 상기 제K캐패시터의 타단에는 상기 제1전압이 인가되는 아날로그 디지털 변환방법
|
| 20 |
20
제 16항에 있어서,상기 제2 내지 제N캐패시터 중 제K(2≤K≤N)캐패시터의 캐패시턴스 값은 제1캐패시터의 캐패시턴스 값의 2^(K-2)배인 아날로그 디지털 변환방법
|
